[VHDL编程] uart_tx

说明：利用reset键把FPGA上的输入信号输出到计算机。编程已过-Use the reset button on the FPGA input signal to output to the computer. Programming passed
<cherry> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] uart_verilog

说明：本工程主要是设计UART接收模块,UART发送模块以及通过COM口接收数据后又发送给PC的uart模块。-The project is mainly designed to UART receiver module, UART transmit module and receive data through COM port and then sent to the PC uart module.
<merlin> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] EDA

说明：EDA实验指导书,包括简单逻辑电路设计与仿真、寄存器电路设计仿真与下载、数字秒表的设计等-EDA experimental instructions, including simple logic circuit design and simulation, circuit design, simulation and register to download, the design of digital stopwatch
<王芳> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] easy-verilog-

说明：简单的verilog入门基础教程，想学的看看吧-Introduction to basic simple verilog tutorial to learn to see it
<赵玉祥> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] Systolic_Array

说明：Multiplier using systolic array
<Ali> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] alarm

说明：The red arrow showed the output became 8 when the measured temperature changed to 11°C. As shown by black arrow, the maximum output was 28. The program was run according to the proposed method.
<jayjay> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] VHDL--examples-and-answers

说明：这些是VHDL设计的练习例子及答案总结，可以加速理解硬件描述语言。-Verilog HDL
<王锋> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] loop_with_mac

说明：88e1111配置以及fpga的mac模块的配置文件-configuration of 88e1111 and mac ip
<葛> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] CummingsSNUG2002SJ_FIFO2

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design2
<王> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] Lab7_pencode83

说明：8-3优先编码器的设计与实现.8-3优先编码器的真值表，本实验中用Verilog语句来描述.-Design and implementation of 8-3 priority encoder.8-3 priority encoder truth table, use the Verilog statement in this experiment to describe.
<penglx1803> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] Lab9_adder4a

说明：4位加法器的设计与实现.4位加法器框图，本实验中用Verilog语句来描述.nexy3.-With the implementation of.4 bit adder block design of 4 bit adder, the Verilog statement in this experiment to describe.Nexy3
<penglx1803> 在 2025-03-12 上传 | 大小：99kb | 下载：0

[VHDL编程] xilinx_DDR3-ctl_code

说明：VHDL语言，xilinx,ddr3 控制代码，已实现-VHDL xilinx DDR3ctl code
<朱陈喜> 在 2025-03-12 上传 | 大小：99kb | 下载：0