资源列表
[VHDL编程] miao
说明:数字钟 电子信息工程专业 EDA课程设计 管脚已经分配-Digital clock Electronic and Information Engineering course design pin has been assigned EDA<zheng yanyang> 在 2024-11-17 上传 | 大小:7.33mb | 下载:0
[VHDL编程] XHDL4[1].0.40
说明:实现VHDL和verilog之间的语言转换,方便程序之间的以致,XHDL版本4.0.40。-Achieved between VHDL and verilog language conversion between programs so easy, XHDL version 4.0.40.<星星> 在 2024-11-17 上传 | 大小:7.31mb | 下载:0
[VHDL编程] median_filter
说明:这已是一个有关中值滤波器的程序,为个人原创,实时性很好。-This is a median filter on the program, be original, real-time well.<steef> 在 2024-11-17 上传 | 大小:7.31mb | 下载:0
[VHDL编程] b_pro3_restored
说明:2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码,分信号源和分析仪两部分-2011 electronic design competition e question the simple digital signal transfers analyzer "verilog the source code, and the points the signal source and the two parts ana<郭冰冰> 在 2024-11-17 上传 | 大小:7.33mb | 下载:0
[VHDL编程] 20131201q_IR_gxy
说明:这是调试红外的verilog代码,红外遥控输入的信息可以直接显示在数码管上-This is the infrared verilog code debugging information infrared remote control input can be displayed directly on the digital<顾好人> 在 2024-11-17 上传 | 大小:7.32mb | 下载:0
[VHDL编程] VHDL-Multi-fuction-Clock
说明:设计一个多功能数字钟,要求显示格式为小时-分钟-秒钟,整点报时,报时时间为10 秒,即从整点前10 秒钟开始进行报时提示,喇叭开始发声,直到过整点时,在整点前5 秒LED 开始闪烁,过整点后,停止闪烁。系统时钟选择时钟模块的10KHz,要得到1Hz 时钟信号,必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1 和S2,S1 调节小时,每按下一次,小时增加一个小时,S2 调整分钟,每按下一次,分钟增加一分钟。另外用S8<冯雨娴> 在 2024-11-17 上传 | 大小:7.3mb | 下载:0
[VHDL编程] vhdl译码显示器设计
说明:vhdl译码显示器设计,用quartus2软件编写,可实现数码管的显示译码功能。(VHDL decipher display design, written in quartus2 software, can realize the display and decoding function of the digital tube.)<YXT800 > 在 2024-11-17 上传 | 大小:7.32mb | 下载:0
[VHDL编程] ISimChipScopeIPCore
说明:这是我都记得FPGA资料,里面有ISIM,ChipScope,RAMorROM IPCore使用的教程,对于学习是很好的参考。(I remember FPGA data, there is an ISIM the ChipScope RAMorROM IPCore to use the tutorial, is a good reference for learning.)<郑通> 在 2024-11-17 上传 | 大小:7.33mb | 下载:0