资源列表
[VHDL编程] FIFO-Design
说明:FIFO(first in first out)-first in first out, using verilog<方舟> 在 2025-04-25 上传 | 大小:176kb | 下载:0
[VHDL编程] shuzipaobiao
说明:用veriloghdl实现电子数码跑表功能,采用六个数码管实现-With veriloghdl electronic digital stopwatch function, six digital tube to achieve<刘涛> 在 2025-04-25 上传 | 大小:176kb | 下载:0
[VHDL编程] digital-clock
说明:verilog实现数字钟功能,闹钟功能,日历功能-Verilog digital clock function, alarm clock function, calendar function<passerby9091> 在 2025-04-25 上传 | 大小:176kb | 下载:0
[VHDL编程] ser_to_4per
说明:实现了数据的串并转换,由串码转换为4位并行码,代码用Verilog编写,并经过了Quartus的仿真-Data string and conversion, by the string of code is converted to 4-bit parallel code, the code in Verilog, and after the Quartus simulation<杨勇> 在 2025-04-25 上传 | 大小:176kb | 下载:0
[VHDL编程] Matlab-and-FPGA
说明:这里包含《无线通信FPGA设计》这本书的所有Matlab和Verilog代码-Here contains design wireless communication FPGA this book in all Matlab and Verilog code<glywhh> 在 2025-04-25 上传 | 大小:176kb | 下载:0
[VHDL编程] short_training
说明:无线通信系统短训练序列生成模块。ISE完整工程。-Short training module for wireless telecom system.ISE full project.<田田> 在 2025-04-25 上传 | 大小:176kb | 下载:0