资源列表
[VHDL编程] sclk_switch
说明:在有些电路中需要时钟切换,比如某个电路支持高速模式和低速模式,在高速模式下系统工作在125M时钟,在低速模式下系统工作在3M时钟,在这样的设计中需要动态的将时钟从高频切换到低频,或者从低频切换到高频,切换过程可能会出现毛刺,是非常危险的,该程序能够有效的避免这个问题-Need some clock switching circuit, such as a circuit supports high-speed mode and low-<wangfeng> 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] devoir-MP-SOC
说明:system on chip example<mohamed_bouasria> 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] khanom-heydari
说明:Floaaattiing poiiint for vhd-Floaaattiing poiiint for vhdlll<farnaz> 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] alu1
说明:VHDL Code for ALU -VHDL Code for ALU .......<ali elgammal> 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] Nexys4FFTDemo-master
说明:A simple Verilog example of a 4096pt FFT on analog input from a Nexys 4 XADC. The input is sampled at 1MSPS, oversampled to produce 14-bit samples at 62.5kHz, then sent to the FFT processing modules and passed through to<jason912 > 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] 华为_FPGA设计流程指南
说明:华为_FPGA设计流程指南 FPGA设计入门教程(Huawei FPGA Design process guide)<headachebill > 在 2025-04-25 上传 | 大小:177kb | 下载:0
[VHDL编程] Edge_Detection
说明:FPGA code for Image Edge Detection<huythuong > 在 2025-04-25 上传 | 大小:177kb | 下载:0