[VHDL编程] juchibo

说明：用vhdl语言生成锯齿波，数据可自行改变-Sawtooth wave with vhdl language generation, the data can change by itself
<张冠一> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] aw60-SPI(AT45)_C

说明：此为aw60单片机 实现spi通讯的两类代码 中断以及查询发送 -This interruption for aw60 MCU sci communication of the two types of code, and send a query
<黄明> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] CMI

说明：CMI编码解码源代码以及测试文件 基于ISE14.2-CMI codec source code and test files based ISE14.2
<mayunfeng> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] seg7_driver

说明：verilog七段数码管驱动，显示内容可以自己更改。-verilog segment digital tube driver
<毛昱枫> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] Golden

说明：VHDL编写的golden码，发生器，代码注释详细，简单易懂，便于学习-VHDL, golden code generator, code notes detailed, easy to understand, easy to learn
<Mr 致圆 彭> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] jpeg_encoder

说明：JPEG 编码器IP核，用verilog语言编写，不支持二级采样。-JPEG Encoder IP Core,The core is written in Verilog and is designed to be portable to any target device. This core does not perform subsampling- the resulting JPEG image will have 4:4:4
<jwchen> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] vhd4

说明：用VHDL语言实现了FIFO_RAM，及先进先出储存器的实现。-Just like
<chlong> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] da

说明：distributed arithmetic based fir filter implementation by xilinx using system generator
<Dwarakanadh> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] daima

说明：Rst是低电平有效的系统复位信号，Clk是时钟信号。AB[5：0]是地址信号，DB[7：0]是数据信号，wr是低电平有效的写信号。start是启动信号。 模块中有一个64x8的双端口的存储器。系统复位结束后，可以通过AB、DB和wr信号向同步存储器写入数据。当写入64个数据后，给出一个Clk周期宽度的脉冲信号start，则系统从存储器0地址处开始读出数据，读出的8位数据从低位开始以3位为一组，每个时钟周期输出一组，即第一个时钟周期
<静水沉沙> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] modelsim-C_compiler_issue

说明：modelsim的C compiler问题，请需要者下载参考-modelsim the C compiler problem, for those who need to download reference
<磊> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] counter6display

说明：ISE环境下Verilog变成实现六位计数器并用7段显像管显示-ISE Verilog environment becomes realized under six counter with 7-segment display CRT
<sxx> 在 2025-04-25 上传 | 大小：175kb | 下载：0

[VHDL编程] halfband_simulink_2014

说明：数码转换器的数字部分的matllab和simulink设计。对搞数模转换设计非常有用-design for ADC base on matlab and simulink。it is very good for you when you start your project。
<君子剑> 在 2025-04-25 上传 | 大小：175kb | 下载：0