[VHDL编程] qiangdaqi(auto)

说明：用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。-Using hardware descr iption language verilog hdl people realize Answer feature, have timing, scoring and alarm functions.
<杨操> 在 2025-04-25 上传 | 大小：260kb | 下载：0

[VHDL编程] lab0-part4

说明：FPGA，ＶＨＤＬ，入门程序，可以在ＬＥＤ上面显示ｈｅｌｌｏ-FPGA, VHDL, and entry procedures, the LED above the display hello
<lindamagic> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] ps2

说明：用verilog写的PS2的程序，在xilinx开发板上经过验证的，非常好用-PS2 program written in verilog in xilinx development board, very easy to use proven
<李旭瑞> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] dynamic_seg7

说明：7位数码管动态显示，使用Verilog编程-7 digital tube dynamic display, using Verilog Programming
<duan> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] project2_2

说明：7段译码管，用于显示数字，HDl verilog语言编写，能在DE2上运行-7 segment decoder tube used to display numbers, HDl verilog language, can be run on the DE2
<董凯明> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] fpga-uart

说明：利用fpga实现串口通信实验，文件包含其实现语言-Use fpga serial communication experiment, the file contains its implementation language
<lumin> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] aib-01017-soc-fpga-overview

说明：Altera SOC platform overview for Stratix-V, ArriaV FPGA families, with ARM Cortex A9 Dual COre Hard Macro embedded. This is a seminar document, attended in May 2013
<pippo17> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] CD-ROM-code-(vhdl)

说明：数字信号处理的fpga实现 第2版-光盘代码(vhdl)-Fpga implementation of digital signal processing 2nd Edition- CD-ROM code (vhdl)
<周诚> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] XAPP496---Memory

说明：基于FPGA的内存设计资料，能给FPGA方便的使用DDR做很好的准备，很好的资源啊！-FPGA-based memory design information, ease of use give FPGA DDR do good preparation, good resource ah!
<李广> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] ahb_system_generator_latest.tar

说明：AHB system generator. This file is a part of a system generator for AHB system. it is VHDL code for the AMBA arbiter.
<Uthman> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] m0_array_Serial_to_parallel

说明：采用m序列产生随机序列，然后通过对其进行串转并的转换输出8位，连接AD0832可以观察到噪声。-The m sequence is used to generate random sequence, and then through the serial to turn and the output of 8 bits, the connection of ad0832 can be observed in noise.
<张琼> 在 2025-04-25 上传 | 大小：261kb | 下载：0

[VHDL编程] Verilog典型电路设计_华为

说明：Verilog典型电路设计,学习价值较高。(Verilog typical circuit design, learning value is higher.)
<我法提了> 在 2025-04-25 上传 | 大小：261kb | 下载：0