资源列表

« 1 2 ... .60 .61 .62 .63 .64 1865.66 .67 .68 .69 .70 ... 4311 »

[VHDL编程counter24

说明:在数码管上实现24进制计数,当计数达到23时下一次再来脉冲,计数器归零,同时进位端置一-It is a counter base-24
<杨洋> 在 2025-04-24 上传 | 大小:3kb | 下载:0

[VHDL编程trafficlight

说明:基于VHDL硬件描述语言的数字交通灯控制器的设计与实现-VHDL hardware descr iption language based on the number of traffic light controller design and implementation
<林雨雄> 在 2025-04-24 上传 | 大小:3.07mb | 下载:0

[VHDL编程verilog

说明:数字信号的处理,是用FPGA开发板实现的,可供做数字滤波器的提供参考-Digital signal processing is implemented with FPGA development board available for reference to do the digital filter
<帅秀> 在 2025-04-24 上传 | 大小:339kb | 下载:0

[VHDL编程ProjetTentavive2

说明:Code (uncomplete) for a project I have, where I have to implement different processes in a Spartan3E card,in order to measure distance using ultrasonic emitters/receptors.
<botkgb> 在 2025-04-24 上传 | 大小:415kb | 下载:0

[VHDL编程IPcore_fifo_testbench

说明:我自己写的一个verilog的fifo测试程序,配合xilinx的fifo ip核-I own the fifo write a verilog test procedures, with the fifo ip nuclear xilinx
<张学锋> 在 2025-04-24 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA-hardware-system

说明:FPGA硬件最小系统设计,是姚老师的课件,非常合适FPGA的初学者!-FPGA hardware system design。
<叶立翰> 在 2025-04-24 上传 | 大小:630kb | 下载:0

[VHDL编程hdl-hw1-brent-kung-adder

说明:BRENT KUNG ADDER 4 bits
<dumbmage> 在 2025-04-24 上传 | 大小:1kb | 下载:0

[VHDL编程my_adder

说明:spartan 2 4 bit adder project
<dumbmage> 在 2025-04-24 上传 | 大小:124kb | 下载:0

[VHDL编程zkrMtr

说明:1 button counter vhdl project
<dumbmage> 在 2025-04-24 上传 | 大小:332kb | 下载:0

[VHDL编程XSA50-VGA-GAME

说明:vhdl simple vga ps2 game project
<dumbmage> 在 2025-04-24 上传 | 大小:687kb | 下载:0

[VHDL编程XSA-P2MOUSE

说明:simple ps2 mouse vhdl project
<dumbmage> 在 2025-04-24 上传 | 大小:500kb | 下载:0

[VHDL编程XSA-PS2KBD

说明:ps2 keyboard vhdl project
<dumbmage> 在 2025-04-24 上传 | 大小:368kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 1865.66 .67 .68 .69 .70 ... 4311 »

源码中国 www.ymcn.org