[VHDL编程] keyBoard

说明：组成原理实验作业，用VHDL实现的简单键盘程序-The composition of operating principle experiment, using VHDL realize simple keyboard program
<刘海> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] statemachine

说明：硬件描述语言的例程，开发板上的例程，大家看看吧。-err
<王尔> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] freerisc8_11

说明： 一个基于VHDL 的简单8位CPU的IP core核心代码-VHDL based on a simple 8-bit CPU core code of the IP core
<wfs> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] state

说明：verilog语言编写的miller解码的状态转换模块，这个是仿真成功了的-verilog language miller decoding module state transition, this is the successful simulation of the
<kinki> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] f_adder8

说明：fpga八位全加器(vhdl语言),由画图法制作,将八个一位全加器(由一位半加器组成)组合制成-fpga eight full adder (vhdl language)
<蒋蓝冰> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] VHDL_house_training_materials

说明：VHDL内部培训资料VHDL-house training materials,不错的资料参考学习-VHDL-house training materials VHDL-house training materials, a good reference material and learning
<张c> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] Pulse_Generator

说明：The files included are the executed code output for Pulse Generated Circuit
<Syed Shafi> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] cpu

说明：cpu design in verilog
<ujjwal> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] Vr74x163

说明：用Verilog HDL语言写一个计数器，每当时钟到来时计数器加1.-Verilog HDL language used to write a counter, when the clock arrives counter plus 1.
<sunying> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] eclock

说明：带有闹铃，日期，时间等功能的闹钟，数字系统课程设计作品-With alarm, date, time and other functions of the alarm clock, digital systems curriculum design work
<李峥> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] FPGATOPCI

说明：FPGA接口设计文字，详细讲解，很有参考价值。，-FPGA interface design text, explain in detail, a good reference. ,
<王勋志> 在 2025-04-28 上传 | 大小：269kb | 下载：0

[VHDL编程] fpgadev

说明：fpga的一个简单但实用的例程可以帮助你 学习fpga，深入了解相关编程语言-this is a example for using fpga，you can use it to understand the method
<mark> 在 2025-04-28 上传 | 大小：269kb | 下载：0