[VHDL编程] rs_dec_enc_latest.tar

说明：RS encoder decoder on vhdl
<subhashini> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] DDS__FPGA

说明：基于FPGA的DDS信号发生器设计，包含Quartus 的工程，打开即可使用，Verilog 语言编写！-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容
<小何> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] dc_mult_32by32_ASM

说明：一个5级流水线结构的32*32 bits乘法器-A 5-stage pipeline structure of the 32* 32 bits multiplier
<David> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] viterbi

说明：硬判决viterbi译码的硬件实现，通过verilog语言。采用回溯的方法。回溯深度为16.-Hard decision viterbi decoding in hardware, through the verilog language. A retrospective approach. Back depth is 16.
<Fengxiaodong> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] vhdlclock

说明：数字钟的实现，包括报时，校时，清零，闹钟等功能，内附源文件电路图跟源代码。-This is a digital clock to achieve the VHDL. Using eight digital tube display!- Adjustable alarm can be school.
<linpy> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] spi

说明：主机meg16，从机meg88，实现主从机SPI通信，电设比赛写的，测试成功-Host meg16, slave meg88, to achieve master-slave SPI communication, electricity based game written to test the success of
<nannan> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] C8051F020-calendar-clock-LCD

说明：C8051F020 日历时钟LCD显示 内有源代码-C8051F020 calendar clock LCD display has the source code
<贾猛猛> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] UART

说明：UART串口源程序，适合初学单片机的同学了解串口的工作原理。-UART serial port source code, suitable for beginner students to understand the microcontroller serial port works.
<tongzhengwu> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] 48taps_fir

说明：成形滤波可以在调制后对调制波以带通滤波方式完成，也可以在调制前对基带以低通滤波方式完成，两者的效果是相同的。在现代全数字调制解调器中，成形滤波器大都采用数字滤波器来实现。由于对基带信号进行数字滤波更为方便，因此成形滤波普遍采用基带数字滤波方案。-Shaping filter can be modulated by the modulation wave band-pass filtering is accomplished, it ca
<尤恺元> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] fifo_by_asm

说明：FIFO design using FSM
<Ali> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] 20110301151907

说明：：为解决现有视频监控系统中目标检测算法无法应付复杂的室外环境且计算量和存储量较大等问题，将像素从RGB 空间转换到YUV 空间建立基于码本的背景模型，并单独对每个码字中的亮度分量进行高斯建模，提取运动目标的轮廓后，用连通区域算法对图像进行形态 学处理。典型测试序列和ROC 数据的对比实验结果证明该算法是高效和实用的，且易于在DSP 或FPGA 等嵌入式系统上实时实现。-】In order to solve the problem
<陈思宇> 在 2025-04-25 上传 | 大小：90kb | 下载：0

[VHDL编程] test3

说明：VHDL的测试程序 程序3 很好用 -VHDL test programs very good programs ，you can uses it easily
<和亮> 在 2025-04-25 上传 | 大小：90kb | 下载：0