资源列表
[VHDL编程] digital_clock
说明:用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者-verlog language with a good addendum to the comprehensive experiment, particularly suitable for FPGA/CPLD beginners<leolili> 在 2025-04-25 上传 | 大小:267kb | 下载:0
[VHDL编程] caisezhuanhuan
说明:现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。-Kabuki现rough cleaning转Connaught distance RGB to Y CbCr cavity VHDL Daitou Tungsten measurements 。<姚大雷> 在 2025-04-25 上传 | 大小:267kb | 下载:0
[VHDL编程] YAVGA_Source_1.0
说明:FPGA ISE XC3S500E VGA 开发源码-FPGA ISE XC3S500E VGA code<lambert> 在 2025-04-25 上传 | 大小:268kb | 下载:0
[VHDL编程] traific-light
说明:两个路口的交通灯,红灯,黄灯,绿灯,左转灯-Two junction traffic lights, red light, yellow light, green light, turn left at lights<曾韵琪> 在 2025-04-25 上传 | 大小:268kb | 下载:0
[VHDL编程] usbblaster
说明:老外原版的 altera usb 下载线 vhdl源码 -the altera usb download cable vhdl source<我是谁> 在 2025-04-25 上传 | 大小:268kb | 下载:0
[VHDL编程] 7segment
说明:使用DE2开发板进行数码管和LED灯控制程序,利用18个拨码开关控制18个红色LED灯并控制数码管显示。-DE2 performed using digital control and LED light control procedures<lizhensong> 在 2025-04-25 上传 | 大小:268kb | 下载:0
[VHDL编程] m60v20161109
说明:用verilog语言实现的模为60的计数器,经编译合格,利用quarter2及以上可以直接使用(Using Verilog language to achieve the modulus of 60 counters, compiled by qualified, using quarter2 and above can be used directly)<风行者199765 > 在 2025-04-25 上传 | 大小:268kb | 下载:0