[VHDL编程] v7

说明：Here is a Fifo impementation in vhdl with a 8 bit input and 8 bit output, reset and a synchronisation for reading and writing with different clocks
<alghost> 在 2025-03-21 上传 | 大小：11kb | 下载：0

[VHDL编程] DXPintegrated-library

说明：dxp 集成库 本指南知道如何在DXP中使用，创建和修改集成库。 集成库将原理图及与他们相联系的PCB封装和（或）SPICE模型或信号完整性分析模型全部编译到一个不可编译的包中。所有的模型信息都从模型库或文件拷贝到集成库里，所以无论原始源库在什么地方，所有的元件信息被存储在一起。这样做集成库真正可以随意移动。 -dxp integrated library DXP this guide to know how to use,
<shl> 在 2025-03-21 上传 | 大小：1.36mb | 下载：0

[VHDL编程] VerilogCodingGuidelines

说明：verilog coding guide lines-verilog coding guide lines
<rbacha88> 在 2025-03-21 上传 | 大小：180kb | 下载：0

[VHDL编程] Programmable-Logic-Controllers

说明：Programmable Logic Controllers
<wjantee> 在 2025-03-21 上传 | 大小：1.88mb | 下载：0

[VHDL编程] How-to-build-a-custom-FPGA-board

说明：How to build a custom FPGA board
<boudjema> 在 2025-03-21 上传 | 大小：23kb | 下载：0

[VHDL编程] 9B96_EB_V1.0

说明：ARM Cortex-M3（LM3S9B96） + MAX II CPLD（EPM1270） 实验板原理图-ARM Cortex-M3 (LM3S9B96)+ MAX II CPLD (EPM1270) test board schematic
<绿风> 在 2025-03-21 上传 | 大小：88kb | 下载：0

[VHDL编程] ep1c6P80c52

说明：Altera FPGA cyclone EP1C6 + 80C52 实验板原理图-Altera FPGA cyclone EP1C6+ 80C52 Experiment Board Schematic
<绿风> 在 2025-03-21 上传 | 大小：131kb | 下载：0

[VHDL编程] FPU

说明：Verilog HDL code for implementation of double floating point architecture. Program takes care of diffent exceptions like overflow, underflow, NaN etc
<Ruchi> 在 2025-03-21 上传 | 大小：680kb | 下载：0

[VHDL编程] Div3

说明：一个除3器的Verilog源码，用于视频解码器的熵解码部分。纯组合逻辑，大小和加法器差不多。-In addition to device a Verilog source code 3, the video decoder for entropy decoding part. Pure combinational logic, about the size and adder.
<闫煜> 在 2025-03-21 上传 | 大小：104kb | 下载：0

[VHDL编程] ADSP2100

说明：ADSP2100的Verilog源代码，可综合。ADSP2100是用的相当广泛的3款DSP架构之一，现在不太流行了，不过其架构相当精巧，和现在的处理器风格迥异，有兴趣的朋友可以看一下。-ADSP2100 the Verilog source code can be integrated. ADSP2100 is used in a wide range of 3, one of DSP architecture, it is less
<闫煜> 在 2025-03-21 上传 | 大小：337kb | 下载：0

[VHDL编程] Alpha

说明：一款Alpha指令集的超标量处理器的Verilog源码，是学习乱序处理器的难得资料。-A superscalar Alpha processor instruction set of the Verilog source code for a processor to learn valuable information out of order.
<闫煜> 在 2025-03-21 上传 | 大小：289kb | 下载：0

[VHDL编程] uplod7

说明：A Verilog program to find implement DVR
<aassaapp> 在 2025-03-21 上传 | 大小：4kb | 下载：0