资源列表
[VHDL编程] add
说明:介绍了carry_chain_adder,carry_skip_adder,ipple_carry_adder三种常用的加法器,采用verilogHDL语言,利用modelsim软件仿真验证,压缩包中包含有流程图-Introduced carry_chain_adder, carry_skip_adder, ipple_carry_adder three commonly used adder, using verilogHDL lan<yaoyongshi> 在 2025-03-13 上传 | 大小:364kb | 下载:0
[VHDL编程] 61EDA_D408
说明:跑表计时器 用xilinx里的各种软件都实现了一遍-Stopwatch timer with Xilinx<liupeng> 在 2025-03-13 上传 | 大小:364kb | 下载:0
[VHDL编程] TechXclusives-CreatingEmbeddedMicrocontrollers.zi
说明:Xilinx picoBlaze explained<Kraja> 在 2025-03-13 上传 | 大小:364kb | 下载:0
[VHDL编程] EDA_PWM_led
说明:EDA的Verilog程序,使用PWM功能控制亮度的LED-EDA Verilog procedures, using the PWM function to control the brightness of the LED<阿凡提> 在 2025-03-13 上传 | 大小:365kb | 下载:0
[VHDL编程] shuzishizhong
说明:这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。-This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.<朱枫> 在 2025-03-13 上传 | 大小:365kb | 下载:0
[VHDL编程] multiply_stdlogicvector
说明:vhdl code for multiplying two std_logic_vector<srisakthi> 在 2025-03-13 上传 | 大小:365kb | 下载:0
[VHDL编程] norflash-model
说明:norflash verilog hdl simulation model<m> 在 2025-03-13 上传 | 大小:365kb | 下载:0
[VHDL编程] L-CLA20_20-code.
说明:DHL CLA20_20 development with the Verilog bit ahead carry adder code.<吴成芯> 在 2025-03-13 上传 | 大小:365kb | 下载:0