[VHDL编程] communicationFPGADesign

说明：包含matlab和Verilog两中代码：主要功能是关于无线通信的-contain：matlab and Verilog codes about communication
<李金澎> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] fifo2

说明：异步双时钟fifo，vhdl源代码。基本组成是定制的fifo加上空满判断逻辑，基本功能都有-Asynchronous dual clock fifo, vhdl source code. Fifo basic component is a custom air filled with the logic to judge the basic functions are
<tangjieling> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] ISE_lab2(1)

说明：xilinx培训资料，配合相应的PDF文件使用-xilinx training materials, with the corresponding PDF file using the
<周明> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] fskpsk

说明：psk信号发生器在这个实验中，需要输入一个整周期内100个采样点的值，没有利用查找表的方法实现，而是直接在程序中输入100个采样点的值。2FSK/2PSK主要包括两部分2FSK信号发生器和2PSK信号发生器。2FSK信号发生器主要有分频器，m序列产生器，跳变检测，正弦信号发生器和DAC几个部分组成。2FSK的关键是通过判断信号跳变是来改变频率的变化，2PSK的关键是通过信号的跳变来改变相位的变化。-psk信号发生器
<aaa111> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] fir_filter

说明：finite impulse response filter verilog
<Ramanathan.SP.> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] VGA

说明：用VERILOG编写的一个可以实现VGA显示的程序-Prepared using a VERILOG VGA display program can .....
<王子辰> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] cctan

说明：用VHDL实现的贪吃蛇功能，有蛇，墙，蛇可以上下左右地移动-VHDL implementation of the Snake with the function of a snake, the wall, the snake can move up and down
<陈楚生> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] spi_write

说明：一个简单的 SPI 的 verilog 程序 。 包含两个子模块。-A simple SPI' s verilog program. Contains two sub-modules.
<王龙> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] EDAkeshe--huanhuan

说明：该文件里包含有EDA课程设计波形发生器的设计，可以实现波形发生，对信号的幅度和频率都可调-This file contains the EDA curriculum design waveform generator is designed to achieve waveform of the signal' s amplitude and frequency are adjustable
<huanhuan> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] 12864

说明：VGA使电脑显示屏 显示动态小人,有四种状态 像是动画一样-VGA show people
<李斯微> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] bujindianji

说明：
<岚伟> 在 2025-03-13 上传 | 大小：364kb | 下载：0

[VHDL编程] retiming

说明：这篇文章讲述了register retiming技术.这项技术是设计VLSI必须要掌握的技能，另外在基于FPGA设计中，register retiming可以使系统频率上升，提高吞吐量。-This paper describe a register retiming mode for VLSI and FPGA-based design. This mode adopted for design can enhance system t
<salvary> 在 2025-03-13 上传 | 大小：364kb | 下载：0