资源列表

« 1 2 ... .56 .57 .58 .59 .60 161.62 .63 .64 .65 .66 ... 4311 »

[VHDL编程C20_sram_vga

说明:VGA的FPGA试验工程代码。学习vga的可赶紧下-VGA demo
<arens> 在 2025-01-11 上传 | 大小:9.91mb | 下载:0

[VHDL编程ElectronicsVerilog_Digital_Design_Synthesis

说明:a book which is a guide for verilog beginner
<priya> 在 2025-01-11 上传 | 大小:9.96mb | 下载:0

[VHDL编程TRDB_DC2

说明:DE1/DE2CCD摄像头Verilog源代码。-DE1/DE2CCD camera Verilog source code.
<zhouxiao> 在 2025-01-11 上传 | 大小:9.9mb | 下载:0

[VHDL编程current_measurement

说明:这是一个实现了无刷直流电机闭环控制电流环检测的程序,一起还有滤波器的使用。性能良好。为个人原创-This is a realization of the closed-loop control of brushless DC motor current loop detection procedure, also with the use of filters. Good performance. Be original
<steef> 在 2025-01-11 上传 | 大小:9.9mb | 下载:0

[VHDL编程SRAM

说明:一个用verilog语言实现的SRAM读写的完整的FPGA工程-A project about sram
<zw> 在 2025-01-11 上传 | 大小:9.91mb | 下载:0

[VHDL编程stopwatch

说明:基于Verilog的秒表设计,可以在modelsim与开发板环境中正常运行。-A stop watch program based on verilog
<HYT> 在 2025-01-11 上传 | 大小:9.94mb | 下载:0

[VHDL编程sdram_mdgray1test

说明:使用特权EP1C的开发板,实现数码相框加灰度化功能,用verilog编程。-Privileged EP1C development board to achieve digital photo fr a me features plus gray, with verilog programming.
<朱朴宁> 在 2025-01-11 上传 | 大小:9.96mb | 下载:0

[VHDL编程SDR-SDRM

说明:该工程对三星SDR SDRAM(K4S641632)进行读写,工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等-The project of Samsung SDR SDRAM (K4S641632), read and write, internal engineering points for PLL and reset processing
<陈超> 在 2025-01-11 上传 | 大小:9.95mb | 下载:0

[VHDL编程VGA_Qin

说明:VGA实验中,根据要求,动态显示图片,图片的动态效果是触及屏幕反弹 -VGA experiment, according to the requirements, dynamic display picture, dynamic picture of the effect of the screen is touched rebound
<钱学森> 在 2025-01-11 上传 | 大小:9.9mb | 下载:0

[VHDL编程20170808_fifo_xc5v_v1.5

说明:FPGA通过fifo进行数据的载入载出,实现数据的暂时存储和传递(FPGA through fifo data loading and unloading, to achieve temporary storage and delivery of data)
<bingbinglong > 在 2025-01-11 上传 | 大小:9.91mb | 下载:0

[VHDL编程GCD

说明:synthesis GCD using systemc
<doanh > 在 2025-01-11 上传 | 大小:9.91mb | 下载:0

[VHDL编程FPGA开发全攻略

说明:FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
<morningwater > 在 2025-01-11 上传 | 大小:9.93mb | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 161.62 .63 .64 .65 .66 ... 4311 »

源码中国 www.ymcn.org