[VHDL编程] 8051

说明：8051的vhdl源代码，主要针对初学者-8051 VHDL source code, mainly for beginners
<jerry> 在 2025-01-26 上传 | 大小：9.72mb | 下载：0

[VHDL编程] 8bitadder10.3.6

说明：8bit加法程序,应用VHDL语言编写，可用于FPGA开发用-8bitadder
<郝金> 在 2025-01-26 上传 | 大小：9.78mb | 下载：0

[VHDL编程] Verilogkejian

说明：Verilog的一些课件工具，很基本的，初学者看看很不错的，希望给大家带来帮助。-Some examples Verilog, very basic, beginners look very good, and I hope to give us some help.
<暮木> 在 2025-01-26 上传 | 大小：9.71mb | 下载：0

[VHDL编程] Digital_VLSI_Design

说明：数字式与 Verilog_A 课本的VLSI设计从硅谷技术学院-Digital VLSI Design with Verilog_A Textbook from Silicon Valley Technical Institute 1402084455.rar
<黃文> 在 2025-01-26 上传 | 大小：9.82mb | 下载：0

[VHDL编程] VHDL

说明：An active methodology for teaching electronic systems design
<刘洋> 在 2025-01-26 上传 | 大小：9.74mb | 下载：0

[VHDL编程] verilog

说明：verilog hdl 写的一个串口程序，编译仿真都已经通过-the verilog hdl write a serial program, compile simulation have passed
<林子> 在 2025-01-26 上传 | 大小：9.7mb | 下载：0

[VHDL编程] SOPC

说明：简单介绍了SOPC系统的建立。代码和解释详细，已通过验收。TI公司的FPGA-simply introduce the building of SOPC control system.
<candor zhang> 在 2025-01-26 上传 | 大小：9.75mb | 下载：0

[VHDL编程] ucgui_test_cyclone4

说明：ucgui+ucosii在nios ii上的移植，支持ps/2鼠标驱动。包含整个工程。-ucgui+ucosii porting on nios ii, support ps/2 mouse. whole project included.
<qiubin> 在 2025-01-26 上传 | 大小：9.68mb | 下载：0

[VHDL编程] FIR_OVER

说明：基于FPGA的FIR滤波器的设计，包括每个模块的设计和顶层原理图。-FIR filter design based on FPGA, including the design and top-level schematic of each module.
<嘉明> 在 2025-01-26 上传 | 大小：9.72mb | 下载：0

[VHDL编程] mips16e.tar

说明：使用verilog HDL编写的mips16e 16位cpu，按照mips16e官方说明编写-Use verilog HDL prepared mips16e 16 位 cpu, the official note has been prepared in accordance with mips16e
<刘丹阳> 在 2025-01-26 上传 | 大小：9.71mb | 下载：0

[VHDL编程] DDS(ok)

说明：制作ROM正弦表并填充FPGA内部ROM，通过调用内部数据实现正弦波输出，开发环境quartusii , 语言verilog , 调试通过 ， 附有modelsim调试结果。-Make ROM sine table and fill the ROM internal FPGA, by calling the internal data to achieve the sine wave output, development enviro
<PrudentMe> 在 2025-01-26 上传 | 大小：9.68mb | 下载：0

[VHDL编程] sobel

说明：由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA
<丶大娱乐家> 在 2025-01-26 上传 | 大小：9.75mb | 下载：0