资源列表

« 1 2 ... .53 .54 .55 .56 .57 158.59 .60 .61 .62 .63 ... 4311 »

[VHDL编程SOPC_NIOS_TEST

说明:ALTER+NIOS II+SOPC_Builder+NIOS II IDE例程(VHDL)-ALTER+ NIOS II+ SOPC_Builder+ NIOS II IDE routines (VHDL)
<cmlin> 在 2025-01-10 上传 | 大小:10.12mb | 下载:0

[VHDL编程SystemVerilogAssertions

说明:Srikanth Vijayaraghavan - A Practical Guide for SystemVerilog Assertions-Srikanth Vijayaraghavan- A Practical Guide for SystemVerilog Assertions
<skif-as> 在 2025-01-10 上传 | 大小:10.12mb | 下载:0

[VHDL编程VerilogHDLREV1.0

说明:verilog hdl那些事儿 REV1.0-verilog hdl REV1.0
<Johnson.Zhang> 在 2025-01-10 上传 | 大小:10.1mb | 下载:0

[VHDL编程VerilogHDL-na-xie-shier-REV1.0

说明:网上声誉甚高的FPGA黑金开发板教程《verilog HDL那些事儿》。非常好的FPGA入门书籍。-Online high reputation of the FPGA development board tutorial black gold " verilog HDL that thing." FPGA very good introductory book.
<castlezju> 在 2025-01-10 上传 | 大小:10.1mb | 下载:0

[VHDL编程FPGA-Advanced-Application

说明:一本关于FPGA开发的书籍,是FPGA高级应用的经典著作。其中详细地讲述了整个开发流程,整本书以于xilinx作为硬件平台-A book on the FPGA development, advanced applications of the FPGA classic. Which describes in detail the whole development process, the entire book as the har
<hitmic> 在 2025-01-10 上传 | 大小:10.12mb | 下载:0

[VHDL编程AD9957

说明:ad9957的资料,内含有命令字生成器,适合使用该芯片的开发人员-ad9957 data, contains the command word generator for developers using the chip
<李发军> 在 2025-01-10 上传 | 大小:10.09mb | 下载:1

[VHDL编程LectureNote

说明:高级Xilinx FPGA ISE设计教程,详细讲解优化Xilinx设计结构改善时序,减少implementation时间,减少调试时间,片上验证以及调试等FPGA设计深入环节,是深入理解FPGA设计的不可多得的好书。-Advanced Xilinx FPGA ISE design tutorial, explain in detail the structure of the Xilinx design optimization to
<wang> 在 2025-01-10 上传 | 大小:10.12mb | 下载:0

[VHDL编程VerilogHDLREV1.1

说明:verilog入门级书籍:帮助更好的理解verilog语言及操控quartus2软件:verilog那些事,来自黑金开发板原文资料-Verilog entry-level books: help better understand verilog language and control quartus2 software: verilog those things, gold development board from the or
<Elaine> 在 2025-01-10 上传 | 大小:10.1mb | 下载:0

[VHDL编程pipeline_light

说明:(1)实验1:流水灯实验,完整的设计工程文件在pipeline_light文件夹下-(1) Experiment 1: light water experiments, complete design engineering files in pipeline_light file folder
<boyzone> 在 2025-01-10 上传 | 大小:10.11mb | 下载:0

[VHDL编程Timing-Analysis

说明:关于VHDL/VERILOG进行EDA设计时序分析时需要注意的一些需要注意的问题及处理策略,保证相当实用,请需要的人参考-VHDL/VERILOG the EDA design timing analysis need to pay attention to some issues that need attention and treatment strategies, guaranteed to be quite practical
<张炽> 在 2025-01-10 上传 | 大小:10.13mb | 下载:0

[VHDL编程Codes-and-Reports

说明:Verilog Source code for arbitrary waveform generator- simple DDS algorithm codes run on Xilinx Spartan-3E fpga to show output on dac pin. Please see the included report. its really simple to implement. all source code
<imranity> 在 2025-01-10 上传 | 大小:10.14mb | 下载:0

[VHDL编程Tetris_final

说明:FPGA俄罗斯方块。 -采用VHDL编写,该游戏支持PS2键盘输入,VGA视频输出,游戏可以选择不同难度,同时可以记录显示游戏得分。-FPGA Tetris. - Use of VHDL, the game supports PS2 keyboard input, VGA video output, the game can choose different difficulty, while records show game sco
<> 在 2025-01-10 上传 | 大小:10.11mb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 158.59 .60 .61 .62 .63 ... 4311 »

源码中国 www.ymcn.org