[VHDL编程] GPS-FPGA源代码

说明：这个是基于ALTERA-FPGA的GPS程序实例，
<chrisrea> 在 2011-07-13 上传 | 大小：369.08kb | 下载：1

[VHDL编程] FPGA-CPLD_DesignTool(5-6)

说明：FPGA-CPLD_DesignTool(example5-6),需要的朋友可以下载-FPGA-CPLD_DesignTool (example5-6), a friend in need can be downloaded
<磊> 在 2025-03-13 上传 | 大小：369kb | 下载：0

[VHDL编程] DPA_4_TrafficLight

说明：用VHDL实现交通灯的功能 很实用的 我认为比其他的的交通灯程序更好
<郭海东> 在 2025-03-13 上传 | 大小：369kb | 下载：0

[VHDL编程] serial

说明：基于VHDL的串口通信 基于VHDL的串口通信-VHDL-based serial communication based on VHDL Serial Communication
<戴明> 在 2025-03-13 上传 | 大小：369kb | 下载：0

[VHDL编程] vhdl-knowlege

说明：VHDL培训教程，内容浅显易懂，可当做学习课件和教程，简单易学-VHDL training course, the content easy to understand, can serve as a learning courseware and tutorials, easy to learn
<lucy> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] relay-multi-s

说明：今天刚买的继电器模块附带资料，文档看不懂，只能看懂图，谁要谁拿去-Just bought today with data relay module, read the document, only read map, who will take you want
<尚想> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] LM03806

说明：LMK03806是一片时钟管理芯片 verilog写的 其中的寄存器设置可能不符合要求 请仔细y阅读文档 已通过仿真-LMK03806 is a clock management chip.This is writed by verilog HDL language,in which the register settings may not meet the requirements.Please read the document
<mydting> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] DE2_i2sound_example

说明：基于FPGA I2C总线的音频处理系统设计实现-FPGA I2C bus-based audio processing system design and implementation
<钟维> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] _50MHz--1Hz

说明：分频电路，可将DE2板子上的50MHz分为1Hz输出，绝对可行，附有仿真程序！-Divider circuit can be divided into the DE2 board 1Hz output on 50MHz, absolutely feasible, with a simulation program!
<wancaihong> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] DFlipFlop

说明：实现双D触发器，已经通过验证，可以实现一般的功能，放心使用-Dual D flip-flop
<陈敏华> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] learn2

说明：verilog i2c通讯协议，包括工程文件，可以直接打开-verilog i2c communication protocols, including the project file, you can directly open
<tzn> 在 2025-03-13 上传 | 大小：370kb | 下载：0

[VHDL编程] Multiplier

说明：复用全加器来实现乘法器, 通过从右到左互为输入输出，实现低位计算。最左向高位输出。具体要求请参见附带的PDF。-Multiplexing a multiplier to achieve full adder, input and output by each other right to left, the least significant bits is calculated. Most left output to high.
<Wind> 在 2025-03-13 上传 | 大小：370kb | 下载：0