[VHDL编程] emny

说明：cpld/fpga vhdl语言rom 引用的简单例子-cpld/fpga vhdl language rom cited a simple example
<chen> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] ALU

说明：ALU与ALU控制器设计，verlog语言书写-ALU
<刘君> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] vhdl

说明：introduction to vhdl in french
<formule> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] Quartus8.1_licence

说明：A way to evalulate Quartus 8.1
<efarem> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] FINALPROJECT

说明：用來開通用 簡易紅綠燈 非常簡單 -Opened with a simple traffic light for a very simple
<魏鉉諳> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] miaobiao

说明：秒表实验verilog代码，我已经调试好。希望供大家学习使用。-clock using counter code of verilog HDL.I debug it right
<xiaowang> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] vga_research

说明：simple vga design for spartan 3e starter kit board
<warlord-kzn> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] eetop.cn_Altera6.0_10.0sp1

说明：eetop.cn_Altera破解器6.0-10.0sp1.rar包括最新的Quartus10.0破解版。-eetop.cn_Altera cracker 6.0-10.0sp1.rar including the latest Quartus10.0 cracked version.
<lijiang> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] flashdemo

说明：quick test for Cypress RAm (here: 64 MB): VHDL example to test speed and quality of data: write and read process used.
<abel> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] Staged-Output-Of-IJVM-By-VHDL

说明：IJVM by VHDL.IJVM is an instruction set architecture created by Andrew Tanenbaum for his MIC-1 architecture. It is used to teach assembly basics in his book Structured Computer Organization.
<jj> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] POC1

说明：基于VHDL的并口控制器，用于实现CPU与打印机之间的通信。-A parallel output controller
<liyang> 在 2025-03-10 上传 | 大小：391kb | 下载：0

[VHDL编程] 7Seg---LED

说明：VHDL设计实验，实现VHDL设计控制交通灯-VHDL design of experiments, designed to control traffic lights to achieve VHDL
<nick> 在 2025-03-10 上传 | 大小：391kb | 下载：0