资源列表

« 1 2 ... .42 .43 .44 .45 .46 1547.48 .49 .50 .51 .52 ... 4311 »

[VHDL编程mc8051_design

说明:8051MCU在FPGA上实现的源代码,用VHDL语言编写-8051MCU in the FPGA to achieve the source code, using VHDL language
<沈志> 在 2025-03-10 上传 | 大小:398kb | 下载:0

[VHDL编程disanci

说明:5位的操作数X和Y输入后暂存在寄存器A和B中,两位的操作控制码control暂存在寄存器C中,按照control码的不同,分布实现下列操作: 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中,然后输出。 -5 of the operand X and Y after the temporary importation of A and B in the r
<ALEX> 在 2025-03-10 上传 | 大小:398kb | 下载:0

[VHDL编程ddr

说明:跳舞机的源程序,觉得还不错,各位XDJM可以借鉴-Dance Dance Revolution source, that is not bad, can draw
<eagle> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程shiyan3

说明:利用文本编辑器和VHDL语言设计一个半加器和或门,将其定义成Symbol图元,在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中,接入输入电平信号和输出LED显示器。还有一个4-16译码器的VHDl程序-adder 4-16
<何斌> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程key

说明:基于Verilog HDL的编程程序实现,主要是一个键盘扫描程序-These are program examples based on Verilog HDL
<shanglin> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程driverfromlcd

说明:一个用FPGA控制12864液晶输出时钟信息代码,可以根据自己的需要更改。-A control with the FPGA code 12864 LCD output clock information can be changed according to their needs.
<> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程DE2_pong_demo

说明:de2,altera fpga开发板,自带的源码,pong_demo-de2, altera fpga development board, comes with source code, pong_demo
<李华伟> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程Hamming

说明:汉明码转换,在FPGA上用verilog实现-hamming encoder, using FPGA
<leaffloat> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程LCD

说明:xilinx S3E开发板实现LCD显示字符串功能-xilinx S3E development board LCD display string functions to achieve
<顾老> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程UART_acpt

说明:The verilog uart code, in the spirit uart的verilog代码,在赛灵思的spartan 3E上经过验证,电路有一定的质量。-The verilog uart code, in the spirit of the best Spartan 3 E after verification, circuit has certain quality.
<skjin> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程LED_test

说明:LED test about the testing of led on fpga
<enlic> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程enhanced_seven_seg

说明:具有使能端的7段译码器,低电平有效,使能为高时有效,实现二进制代码到7段译码器的编码,使能为低时输出全部为1.-Enable end with 7-segment decoder, active low, Enable is active high and achieve binary code to seven segment decoder encoding output enable is low as a whole.
<li> 在 2025-03-10 上传 | 大小:399kb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 1547.48 .49 .50 .51 .52 ... 4311 »

源码中国 www.ymcn.org