资源列表
[VHDL编程] crc_accelerator
说明:CRC 的Nios的软核处理,系统采用Altera Nios IP核进行CRC算法,算法运行时间比常规CRC校检节省很多。-CRC' s Nios soft-core processing, the system uses Altera Nios IP core for CRC algorithm, algorithm running time than the conventional CRC checkout save a l<lijiang> 在 2025-03-10 上传 | 大小:400kb | 下载:0
[VHDL编程] VAD_algorithm_and_FPGA_design
说明:论文,关于VAD检测与FPGA如何实现的,基于短时能量-based on short energy ,VAD detected algorithm and FPGA design<kong> 在 2025-03-10 上传 | 大小:400kb | 下载:0
[VHDL编程] simple_divider
说明:自己写的一个除法器,网上多是同一个 繁杂难看明白 自己就写了个简单的 并且很容易看懂-Write a except time-multiplier, online is a multifarious ugly understand oneself write a simple and easy to understand<阿杜> 在 2025-03-10 上传 | 大小:400kb | 下载:0
[VHDL编程] verilog_PLL
说明:verilog 写的硬件 pll 锁相环实现-verilog to pll<王亮> 在 2025-03-10 上传 | 大小:400kb | 下载:0
[VHDL编程] Viterbi_check
说明:It is a verilog code for viterbi decoding with trellis diagram<Murthy> 在 2025-03-10 上传 | 大小:400kb | 下载:0
[VHDL编程] digtal_clock
说明:基于FPGA的24时制数字电子钟,设置时间,实现整点报时和闹钟功能。-FPGA-based 24-hour digital clock, set time, bring the whole point timekeeping and alarm functions.<ben> 在 2025-03-10 上传 | 大小:400kb | 下载:0