[VHDL编程] LinPF

说明：This a VHDL module that implements linear prediction filter based on NLMS (normalized least mean square). The module takes complex signal as input and output comlex signal (real and imaginary). Tap size is 4, bit preci
<徐滨> 在 2025-03-10 上传 | 大小：2kb | 下载：0

[VHDL编程] LinPF_RLS

说明：VHDL code for linear prediction filter based on RLS (recursive least square). Filter order is set to 4, bit precision set to 12 bits for input and output. Signals are complex signals.
<徐滨> 在 2025-03-10 上传 | 大小：5kb | 下载：0

[VHDL编程] QAM16_demo

说明：This a demonstration for 16QAM. It is a Simulink model, including hardware implementation on Xilinx FPGA for adaptive equalizer and carrier recovery. -This is a demonstration for 16QAM. It is a Simulink model, including
<徐滨> 在 2025-03-10 上传 | 大小：44kb | 下载：0

[VHDL编程] ipv4_packet_transmitter_latest.tar

说明：VHDL ethernet implementation on a FPGA
<gabymour> 在 2025-03-10 上传 | 大小：25kb | 下载：0

[VHDL编程] spi_test

说明：VHDL ethernet implementation on FPGA
<gabymour> 在 2025-03-10 上传 | 大小：273kb | 下载：0

[VHDL编程] verilog

说明：文件包含了寄存器，移位寄存器，可能计数器，计数器等用VHDL实现的功能模块。-File contains the register, shift register, may counter, counter, implemented with the VHDL modules.
<朱向南> 在 2025-03-10 上传 | 大小：4kb | 下载：0

[VHDL编程] EX2

说明：nios ii 嵌入式 实现数码管（按键切换）、LCD时间显示-nios ii embedded digital control implementation (key switch), LCD time display
<feipan> 在 2025-03-10 上传 | 大小：5.3mb | 下载：0

[VHDL编程] ic7

说明：具有奇校验功能的串行数据发送电路，用状态机实现。-Functions with odd parity of serial data transmission circuit, with the state machine implementation.
<天天> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] clk

说明：程序实现数码管日期显示（按键可控制月日、时分、分秒切换）和LCD显示-Program for digital date display (buttons can control the day, hours, minutes and seconds to switch) and LCD display
<feipan> 在 2025-03-10 上传 | 大小：2kb | 下载：0

[VHDL编程] XilinxFPGA(1-60)

说明：系统地讲述了Xilinx FPGA的开发知识，包括FPGA开发简介，Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISEd开发环境使用指南等-Systematically describes the development of Xilinx FPGA knowledge, including Introduction to FPGA development, Verilog HDL language bas
<xincheng> 在 2025-03-10 上传 | 大小：12.18mb | 下载：0

[VHDL编程] LogicLock

说明：实现数字混频，verilog与原理图混合编程-Digital mixer, verilog and mixed programming schematic
<张旭> 在 2025-03-10 上传 | 大小：3.45mb | 下载：0

[VHDL编程] IEEE.Standard.Verilog.Hardware.Description.Languag

说明：IEEE Standard Verilog Hardware Descr iption Language-IEEE Standard Verilog Hardware Descr iption Language(
<liukai> 在 2025-03-10 上传 | 大小：2.08mb | 下载：0