[VHDL编程] designgamebasedonFPGA

说明：Run Pac-man Game Based on 8086/8088 FPGA IP Core
<wangwei> 在 2025-03-06 上传 | 大小：422kb | 下载：0

[VHDL编程] f_cout

说明：基于Quartus II的8位十六进制频率计的项目设计，包含了项目文件和VHDL源代码-Quartus II-based 8-bit hexadecimal frequency of project design, including project documents and VHDL source code
<xiexuan> 在 2025-03-06 上传 | 大小：422kb | 下载：0

[VHDL编程] NEXYS220Tutorial

说明：A tutorial for beginners in VHDL
<khoosram> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] risc8

说明：verilog risc8 cpu-verilog risc8 cpu
<谭腾飞> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] FPGAshiyan(10)

说明：FPGA入门系列实验教程——实验十数码管静态显示-FPGA tutorial series of experiments started- ten digital static display experiment
<lutangshi> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] microwave_oven

说明：是用硬件描述语言写了一个微波炉的程序供大家参考，文中有相应的程序解释-Is to use hardware descr iption language wrote a microwave oven program for your reference, this paper have corresponding program explanation
<mao> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] UART

说明：verilog写的串口程序，其功能完全最正确，带工程文件-verilog to write the serial program, its function is completely the right, with the project file
<潘政> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] test_parallel_dds

说明：提供了DDS模块板的演示程序。该程序能够使模块输出频率为156.25KHz的正弦波。-The control signals of the chip are asserted by the FPGA chip on the // core board completely. If the FPGA chip is configured properly and // there is no wrong connection,
<Owen> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] demo5-charlcd1

说明：字符液晶实验,字符液晶上进行显示字符。字符液晶实验,字符液晶上进行显示字符。-Character LCD experiment, character LCD display character. Character LCD experiment, character LCD display character.
<霍赞> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] adder1

说明：3位二进制运算及数码管扫描显示电路，其中采用原理图描述方式-3 binary arithmetic and digital display circuit
<方威> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] eqm

说明：verilog eqm for xinlinx
<陈少杰> 在 2025-03-06 上传 | 大小：423kb | 下载：0

[VHDL编程] PS2_ctrl

说明：（1）对输入的时钟进行分频，得到190Hz 和25Hz 时钟信号，提供给其它模块作为时 钟输入； （2）键盘扫描模块：接收键盘的输入PS2C 和PS2D，并得到键盘扫描码xkey(15:0)； （3）数码管显示电路：将键盘扫描模块输出的扫描码显示在七段数码管。-(1) the input clock frequency division, get 190Hz and 25Hz clock signal, provided t
<panda> 在 2025-03-06 上传 | 大小：423kb | 下载：0