资源列表

« 1 2 ... .91 .92 .93 .94 .95 1496.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程S6_LCD_VHDL

说明:采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成,可直接运行-err
<李晨> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程1024FFT

说明:1024点FFT快速傅立叶变换 VHDL语言实现-1024-point FFT Fast Fourier Transform VHDL language
<libukun> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程PWM

说明:实现PWM波的产生,可用于电机控制.可以改变其占空比及频率来实现电机的调速.-Realization of PWM wave generation, can be used for motor control. Can change its duty cycle and frequency to achieve the speed control motor.
<宋瑞鹏> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程cpu86

说明:CPU86 8086. IP core.
<Tru> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程VHDlclock

说明:数字秒表的VHDL课程设计 通过硬件测试 精确到ms 最大可计时为24小时 -Digital stopwatch curriculum design through the VHDL hardware testing is accurate to ms maximum time of 24 hours
<li> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程crc

说明:自己写的循环冗余校验,进行了仿真,整个工程都在!-Wrote it myself, cyclic redundancy check carried out a simulation, the whole project are in!
<> 在 2025-03-06 上传 | 大小:426kb | 下载:0

[VHDL编程dianziqin

说明:用VERILOG编写的 电子琴程序 顶层使用图形模块化连接 思路清晰。-Procedures for the preparation of the flower with the VERILOG top of a graphical modular connection clear thinking.
<江舟> 在 2025-03-06 上传 | 大小:426kb | 下载:1

[VHDL编程AIC23_Configure_Test

说明:用verilog写的关于AIC23的配置程序,在板子上已经验证通过。-Verilog to write about AIC23 configuration program, the board has been verified.
<张亚洲> 在 2025-03-06 上传 | 大小:427kb | 下载:0

[VHDL编程jiaotongdeng

说明:状态机实现十字路口的交通灯红黄绿 代码中用八位的led高三位灯分别表示a路口的红黄绿低三位表示b路口的红黄绿-State machine to achieve the crossroads of traffic lights red yellow and green code with eight high three LED lights denote a junction of red, yellow, and green the
<小白菜> 在 2025-03-06 上传 | 大小:427kb | 下载:0

[VHDL编程Low-Power-FIR-Filter

说明:FIR滤波在数字信号领域中很大作用。这个源码很大帮助VHDL工程师或学习者。里面包含说明书。-This report investigates the power consumption of digital arithmetic circuits for use in the design and implementation of a 15-tap programmable Finite Impulse Response (FIR)
<金铁男> 在 2025-03-06 上传 | 大小:427kb | 下载:0

[VHDL编程crc

说明:基于FPGA VerilogHDL 的crc的算法。-Crc algorithm based on FPGA VerilogHDL.
<TAN> 在 2025-03-06 上传 | 大小:427kb | 下载:0

[VHDL编程Weighted-Round-Robin-Arbiter-master

说明:带权重的优先级轮转算法的verilog实现(Verilog implementation of priority rotation algorithm with weight)
<鱼在在藻> 在 2025-03-06 上传 | 大小:427kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 1496.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org