[VHDL编程] ping_pang

说明：这是用AHDL语言编写的一个PCI采集系统的逻辑源码，其中的乒乓设计思路新颖，有兴趣的朋友可以参考一下！编译环境为maxplus2-This is AHDL prepared a PCI Acquisition System logical source, the Table Tennis novel design concept, interested friends can take a look! Build environmen
<> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] RS232

说明：quatus II 环境下vhdl实现RS232功能-quatus II environment realize RS232 VHDL functional
<王艳华> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] FFT_VHDL

说明：FFT的FPGA实现里面有测试程序。希望对FPGA的学习朋友有所帮助！-FFT of the FPGA test procedure to achieve there. FPGA want to be helpful to learn a friend!
<夏浪> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] FPGA

说明：描述了利用FPGA和51单片机实现等精度频率计，这个只包含FPGA部分的源程序-Describes the use of FPGA and MCU 51, such as precision frequency meter, the FPGA contains only part of the source
<sword> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] DDS_FINAL

说明：My project is on Direct Digital Synthesiser using Verilog HDL.This project is doing by me on july 2009 in summer training at NIT Kurukshetra, India. This DDS system generate the square wave, Triangular wave,Sine wave a
<Raju Kumar> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] seg

说明：程序说明: 本次实验控制开发板上面的数码管。 \1-f文件夹里面的程序控制数码管从1开始显示，逐渐加1，一直到f。 \1234文件夹里面的程序控制数码管显示1234。 目录说明: 工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。-Procedure Descr iption: T
<军军> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] Clock_Full

说明：clock program on altera de2-70 board
<eyup> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] cpu86

说明：this is a vhdl implementation of cpu 86
<RAVI> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] iso_rfid_send

说明：15693协议的发送模块，能够完成数据的发送，并且在特定的情况下发送错误指令，功能单一，可以完成16位数据的发送。-15693 protocol to send the module, to complete the data transmission, and in certain circumstances to send error commands, single function, you can complete the 1
<雍振强> 在 2025-03-06 上传 | 大小：427kb | 下载：0

[VHDL编程] ex1

说明：设计一个循环灯控制器，该控制器控制红、绿、黄三个发光管循环发亮。要求红发光管亮2秒，绿发光管亮3秒，黄发光管亮1秒。（假设外部提供频率为1MHz的方波信号） 编程环境为Quartus II 11.0 仿真环境为 Modelsim 6.6d 通过仿真可以看出。系统复位后，红发光管亮2秒，绿发光管亮3秒，黄发光管亮1秒，三个发光管循环发亮。 -Design a loop lamp controller that
<zhuang > 在 2025-03-06 上传 | 大小：428kb | 下载：0

[VHDL编程] keyscan

说明：verilog4*4键盘扫描代码源文件和工程，有消抖，已验证可用。可直接用quartus ii 打开-verilog4* 4 keyboard scan codes source file, there is debounced, verify available.
<师小强> 在 2025-03-06 上传 | 大小：428kb | 下载：0

[VHDL编程] PWM-Smart_CAR_Project

说明：FPGA循迹小车，可自回归，可进行PWM互补调速-FPGA car tracking, self-regression, can be complementary PWM Speed
<QinYUN575> 在 2025-03-06 上传 | 大小：428kb | 下载：0