[VHDL编程] vcvhdl

说明：两路电机CPLD控制,串口通信，兼遥控PIN信号输入，强制停止。-CPLD two motor control, serial communications, and remote control signal input PIN, forced to stop.
<hxf> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] VHDL

说明：vhdl的上机手册，对刚开始学hdl的朋友比较实用。-vhdl-on manual, just started to learn more practical friend hdl.
<冯光> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] PS2_keyboard_decoder_experiment

说明：BJ-EPM240V2实验例程以及说明文档实验之九PS2键盘解码实验-BJ-EPM240V2 experimental test routines as well as documentation of nine experiments PS2 keyboard decoder
<王建毅> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] counter_four

说明：模拟了半加器和全加器的vhdl语言源码。-model half add and full add mechine vhdl code
<toni> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] ADigCLK

说明：用VHDL编写的一个数字钟。该模块是顶层模块，用VHDL例化语句例化各个子模块并组装成一个完整的数字钟。与我的其它8个模块配套构成一个数字钟。 -A digital clock programmed with VHDL.This module is the top-level module, it utilizes the Component instantiation of VHDL to incorporate all subm
<chzhsen> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] 00ec9231-3ad2-48d5-a4ae-b0b4b28125a5

说明：这是vga实验的源代码，仿真实验通过，并通过下载板子上与led连接实现，希望大家共同努力-This is a vga experiment source code, through simulation, and led by downloading and connection to the board, hope we work together
<陈泰安> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] Task06_DSP48A1

说明：基于Xilinx Spartan 6 FPGA的DSP48A1 slice 的使用实例-DSP48A1 slice Use examples Base of Xilinx Spartan 6 FPGA
<saladin> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] DDR_CTRL

说明：DDR Verilog 控制器，quartus 10.1工程。适用Altera Cyclone® III starter board-DDR control quatrus 10.1，Altera Cyclone® III starter board
<Enjob> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] xiyiji

说明：简易洗衣机程序。包括控制、分频、显示模块-Simple and easy washing machine program. Including control, points frequency, display module
<梓轩> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] FIFO_exp

说明：一个关于如何使用 xilinx FIFO 的经验，非常值得借鉴-a PFF report about how to use FIFO core
<liaolain> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] qiangdaqi11

说明：用VHDL语言设计一个抢答器系统，能反映抢答者的抢答并作出回应，xilinx平台-design a answer competition system with language VHDL and platform Xilinx
<张文莲> 在 2025-02-28 上传 | 大小：505kb | 下载：0

[VHDL编程] variable_duty_cycle_pwm

说明：VHDL project in ISE Xilinx for PWM generation
<sameer > 在 2025-02-28 上传 | 大小：506kb | 下载：0