[VHDL编程] my_dcm

说明：在xilinx的ISE环境中配置一个DCM组件，可进行查看程序运行的时间。通过串口与终端设备相连-In the Xilinx ISE environment, configure a DCM components, can view the program is running time. Through the serial port and terminal equipment connected to
<张杰> 在 2025-02-19 上传 | 大小：694kb | 下载：0

[VHDL编程] sjcj

说明：通过ADC0809对模拟信号进行采样，然后将转换好的8位数据迅速转存到FPGA内部存储器中，同时增加一个锯齿波发生电路，扫描时钟与地址发生时钟一致。由此完成一个示波器功能！-Through ADC0809 carried out on the analog signal sampling, and then a good 8-bit data conversion转存到rapid internal FPGA memory, at the
<江俊> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] clock_domain_process

说明：一种将异步时钟域转换成同步时钟域的方法，可节省资源，避免格雷码转换。-A will be converted to asynchronous clock domain synchronous clock domain methods, can save resources, and avoid the Gray code conversion.
<lllixplg> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] Nios2_H264-AVC_DEC

说明：在Altera开发环境下采用Nios II和硬件加速实现H.264解码的系统方案-The solution uses the Nios II development environment and hardware accelerate to implement H.264 decoding under Altera platform
<Joe Zhu> 在 2025-02-19 上传 | 大小：694kb | 下载：0

[VHDL编程] LCD12864VERILOG

说明：12864lcd点阵显示，已编译成功，verilog语言编写，亲测可用。-12864lcd dot matrix display, has been compiled successfully, verilog language, pro-test is available.
<hdz> 在 2025-02-19 上传 | 大小：694kb | 下载：0

[VHDL编程] clock

说明：基于FPGA的电子钟的程序设计，包含定时闹铃年月时的现实。-FPGA-based clock programming, include the reality of time when the alarm years.
<tulufan> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] addram

说明：小型加法器，并实现结果存储，通过多个存储元件，对32位二进制数进行存储-Small adder, and stores the results achieved through multiple storage devices, the 32-bit binary number for storage
<Vivio> 在 2025-02-19 上传 | 大小：694kb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim的使用方法，适合新手学习，有详细的操作方法和例程-Modelsim to use, suitable for beginners to learn, detailed operating methods and routines
<夏思源> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] 8086lab2

说明：8086的基础实验代码，内容为8255的应用和存储器的应用。包含和电路图，实验代码，实验要求文件-8086 on the basis of experimental code, content and applications for the 8255 application memory. Include and schematics, experimental code, test requirements document
<sfef> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] uart_fifo_transceiver_verilog

说明：verilog UART FIFO 自发自收 自己验证过 基于EP1C3T开发板的-Verilog UART FIFO internal loopback； tested； based on EP1C3T
<清水磐石> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] threelift

说明：利用VHDL语言实现三层电梯的程序，模拟现实生活中电梯的工作原理-Three elevator use VHDL language program, simulate real life works elevator
<肖风丽> 在 2025-02-19 上传 | 大小：695kb | 下载：0

[VHDL编程] vga

说明：Link the VGA adapter located in the altera DE2board to a monitor
<nisal senarathne> 在 2025-02-19 上传 | 大小：695kb | 下载：0