资源列表
[VHDL编程] ref-sdr-sdram-verilog
说明:SDRAM的vegilog代码,做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块-SDRAM<吴厚航> 在 2025-02-14 上传 | 大小:701kb | 下载:0
[VHDL编程] SDR_SDRAM_vhd
说明:SDR SDRAM的VHDL描述,比较详细,还有数据手册-SDR SDRAM the VHDL descr iption, more detailed, have data sheet<顾康> 在 2025-02-14 上传 | 大小:701kb | 下载:0
[VHDL编程] sdram-source
说明:SDR SDRAM 控制器的源代码 altera公司的-source code from altera<wela> 在 2025-02-14 上传 | 大小:701kb | 下载:0
[VHDL编程] exp3-SignedDivision
说明:有符号数除法,用移位法实现,需要Basys2硬件支持,更新了除数为-8的漏洞。-Signed division, achieved by shifting method requires Basys2 hardware support, updated the divisor is-8 vulnerabilities.<黄森洪> 在 2025-02-14 上传 | 大小:702kb | 下载:0
[VHDL编程] assignment
说明:4*4乘法器,分层化,可扩展,含仿真结果,quartus12.1可用。 -4* 4 multiplier, hierarchical struction, including simulation results, quartus12.1 available.<uu> 在 2025-02-14 上传 | 大小:702kb | 下载:0
[VHDL编程] Xilinx_FPGA-macro-use
说明:xilinx fpga底层宏单元使用,讲的很详细,适合基础的入门学习(The use of Xilinx FPGA bottom macrocell is very detailed and suitable for basic entry learning.)<CrazyICer> 在 2025-02-14 上传 | 大小:701kb | 下载:1