[VHDL编程] ref-sdr-sdram-verilog

说明：sdram的控制器 verilog源码-SDRAM controller Verilog source code
<唐业衡> 在 2025-02-14 上传 | 大小：702kb | 下载：1

[VHDL编程] i2c_Sample

说明：verilog在cpld上实现i2c主从设备通讯功能-Verilog CPLD achieved in i2c master-slave communication equipment
<nedazq> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] tt_nios_hardware_tutorial

说明：Altera NIOS II Hardware Tutorial
<Calebe> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] 470_Samsung

说明：firmware for samsung TV
<RajeshSharma> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] FPGA_ARM

说明：介绍了FPGA与ARM之间的接口设计，很有用的，希望能对大家有所帮助-Describes the interface between the FPGA and the ARM design, very useful, I hope can help you
<nancy> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] lcd12864_EP3C10

说明：在quartusII下开发的lcd12864的verilog程序，方便大家的学习。本程序基于EP3C10T144芯片-Developed under the quartusII lcd12864 the verilog program to facilitate everyone' s learning. The program is based on EP3C10T144 chip
<叶开> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] alarm

说明：用Verilog语言描述一个定时器的设计，该定时器具有闹表，定时，和正常时间显示的功能- It designs a clock by Verilog
<liuning0041> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] verilogfile

说明：现有16 位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in 作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16 位寄存器对7 求余的余数data_out[3:0]。-16-bit mod-7 divider.
<James> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] 31705301sdram-control-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our method for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901).
<wx> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] 83399055ref-sdr-sdram-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our hod for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901). Gi
<wx> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] mux4booth

说明：fpga 使用verilog hdl 语言，quartusii 9.0编程环境，使用2booth算法设计的4bit乘法器。可以扩展为16bit乘法器。-fpga verilog hdl ，quartusii 9.0 ，2booth 4bit
<andrew> 在 2025-02-14 上传 | 大小：702kb | 下载：0

[VHDL编程] gate_vhdl

说明：移位寄存器。 移位寄存器。 移位寄存器。 -Shift register. Shift register. Shift register. Shift register. Shift register. Shift register.
<徐得森> 在 2025-02-14 上传 | 大小：702kb | 下载：0