[VHDL编程] D_AGC2

说明：FPGA数字AGC(帮同学做的毕业设计)-FPGA digital AGC (help students to do the graduation project)
<程然> 在 2025-02-21 上传 | 大小：691kb | 下载：0

[VHDL编程] uCore_120rel_vhdl_f

说明：uCore architecture (VHDL and Forth sources). MicroCore s top priority is simplicity and understandability. MicroCore is rooted in the Forth language but it is not confined to execute Forth programs – it is a pretty goo
<Jack> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] Challenges-in-the-design-of-frequency-synthesizer

说明：this document discribes the Challenges in the design of frequency synthesizers for wirele-this document discribes the Challenges in the design of frequency synthesizers for wireless
<Read/WDX> 在 2025-02-21 上传 | 大小：691kb | 下载：0

[VHDL编程] i2c_vhdl

说明：i2c协议 vhdl语言 适合对i2c接口外设通信-suit for i2c port communication
<ryandong> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] RS232_LCD_display

说明：基于FPGA的RS232串口控制LCD数据显示源程序-RS232 control of LCD display.
<年龙> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] quartus2qq

说明：这里是对PFGA的软件Quartus2的介绍，并以其他方式来分析。更全面的了解这个软件-Here is PFGA software Quartus2 introduction, and in other ways to analyze. More comprehensive understanding of the software
<李佳悦> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] ps2_keyboard_test

说明：FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A-FPGA received by ps2 keyboard data, and then received the letters A through Z keys to convert the corresponding ASII co
<黄远豪> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] Experiment01

说明：VERLIOG 基本 LED 测试程序 适合新手-VERLIOG LED test program for novice
<吴春宇> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] Quartus-II-Design-Series_Timine

说明：quartus 2的学习资料，主要说的是设计实验中的时序分析-quartus 2 learning materials, mainly the timing analysis in the design of experiments
<陈志中> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] signal_detector

说明：A behavioral descr iption of a noise cancellation based on audio detection or RF detection, written in a synthesizable subset of VHDL.
<Hung> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] basys3_timing

说明：基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL-Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL
<王柄杰> 在 2025-02-21 上传 | 大小：692kb | 下载：0

[VHDL编程] mmp

说明：电子密码锁设计， （1） 设计一个开锁密码至少为4位数字（或更多）的密码锁。(Electronic puzzle lock)
<ZZZqqq > 在 2025-02-21 上传 | 大小：692kb | 下载：0