[VHDL编程] xc9572_1

说明：xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
<张宏亚> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] report-hex-keypad-debouncer

说明：Quartus Verilog HDL, complete document, having schematics, flowcharts, and Verilog codes for various modules for implementing a hex-keypad, including the important code of DEBOUNCER
<ak> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] cun

说明：通过fpga使总线上的数据存储到spi进行读写-Through the fpga to store data on the bus to read and write spi
<张楚荀> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] ps2lcd

说明：fms keyboard to lcd display
<kmechandia> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] commonVerilog_HDL

说明：常用代码 赛灵思的 有分频器等一些常用的部件，欢迎下载-Xilinx code commonly used and some have dividers commonly used parts, welcome to download
<胡正刚> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] VHDL

说明： EDA技术以EDA软件工具为开发环境，以可编程逻辑器件为实验载体，实现源代码编程和仿真功能。VHDL作为一种标准化的硬件描述语言用于描述数字系统的结构、行为、功能和接口。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由8线-3线优先编码器作为实例代表，译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述
<pear> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] ALTERA

说明：develop and test their designs for this logical occupying the UP2 development platform to alter. Tutorial
<dani> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] 14-adc

说明：fpga verilong adc转换程序，带数码管显示 很好学-fpga verilong
<胡金星> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] asynchronous-sequential-circuits

说明：利用基本RS触发器设计电平异步时序电路的方法 此文档帮助读者设计数字逻辑电路，并非VHDL语言实现-The use of the basic RS flip-flop design level asynchronous sequential circuits This document is to help readers design digital logic circuits, not the VHDL language
<东方不败> 在 2025-04-25 上传 | 大小：780kb | 下载：0

[VHDL编程] iic

说明：用FPGA verilog HDL模拟I2C通信-FPGA verilog HDL simulation I2C communication
<高飞> 在 2025-04-25 上传 | 大小：779kb | 下载：0

[VHDL编程] m7000

说明：ALTERA MAX EPM7000 series CPLD full datasheet
<Nibelungh> 在 2025-04-25 上传 | 大小：780kb | 下载：0

[VHDL编程] labassin1

说明：assignment in verilog 3
<kgp > 在 2025-04-25 上传 | 大小：780kb | 下载：0