[VHDL编程] top.tar

说明：用verilog寫出來的貪食蛇程序,使用開原軟體iverilog進行摹擬-a simple program written in verilog
<李彥瑾 > 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] jiafaqi

说明：Verilog 16位超前进位加法器源码-Verilog 16 bit CLA source
<黎德才> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] VERILOGchaffic

说明：用VERILOG 语言编写的十字路*通灯程序-TRAFFIC LIGHT
<陈超> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] adc_30hz

说明：VHDL内部RAM+1KHZ+480点压缩算法+找最大值-VHDL internal RAM+1 KHZ+480 points to find the maximum compression algorithm+
<iceman258> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] 7

说明：vhdl七段数码管显示程序，上机实验过，完全正确-Seven-Segment LED display vhdl procedure on the experimental machine, and absolutely correct
<weimin> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] 1616

说明：用vhdl语言描述的16*16点阵显示英文字母-Vhdl language used to describe the 16* 16 dot matrix display alphabetical
<weimin> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] topmodule3_comments

说明：it is a 1/2 k=3 viterbi deocder code written in VHDL.
<Abhishek> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] 4_selecteurs

说明：code source d un decodeur vhdl 3_8-code source d un decodeur vhdl 3_8
<marouen> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] aes

说明：实现了AES在赛灵思器件上的加密程序 我已经调试过完全正确-Xilinx achieved in AES encryption device debugging process I have been absolutely correct
<wangrui> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] huffman

说明：MP3播放器中的基于霍夫曼（huffman）解码的vhdl语言描述-MP3 player based on the Hoffmann (huffman) decoding descr iption language vhdl
<刘磊> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] Altera

说明：in file sare karie ,khodeto aziat nakon-in file sare karie ,khodeto aziat nakon......
<habile> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] clock

说明：用verilog实现的数字钟，已经在ACTEL公司的A3P030的开发板上成功运行-Digital clock with Verilog , successfully ran on the board of ACTEL A3P030
<萧月> 在 2025-02-06 上传 | 大小：4kb | 下载：0