资源列表

« 1 2 ... .20 .21 .22 .23 .24 925.26 .27 .28 .29 .30 ... 4311 »

[VHDL编程uart

说明:this a verilog code about serial transmit receive.-this is a verilog code about serial transmit receive.
<tri> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程486bus

说明:本代码实现了486总线的功能,初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
<tom> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程ycrcb2rgb

说明:THE SOURCE REALIZE THE TRANSFORMATION FROM YUV TO RGB
<qiushui> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程sin_cos

说明:运用Lattice IC 产生DDS功能-Lattice IC generated using DDS features
<lixunyang> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程FIR

说明:FIR滤波器的VHDL源代码及测试文件,已通过编译仿真,绝对正确。-FIR filter VHDL source code and test files, has passed the compiled simulation, absolutely correct.
<周州> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程WIRELESS

说明:This file contains source code for DS-CDMA transciver using VHDL. it is having two source codes one is for Transmitter and another is for reciever programme.
<RUPA KRISHNA> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程oc_i2c_master_bit_ctrl_v92

说明:I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程chap7

说明:几十个经典程序,结构描述的4 位级连全加器,1 位全加器,用条件运算符描述的4 选1 MUX-Dozens of classic procedure, the structure described in the four-level with full-adder, a full-adder, using the conditional operator described in the four selected 1 MUX, et
<chencong> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程graphicallcd_latest.tar

说明:grapic automatically delete the directory of debug and directory of debug
<Thuan> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程my_uart_module

说明:use this source code interfacing fpga with serial UART
<Harry Sunaryo> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程modeling_memory

说明:HDL source code for clocking excercise
<praveen> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程finestre

说明:hanning window correlator and rom
<alessandro> 在 2025-03-16 上传 | 大小:4kb | 下载:0
« 1 2 ... .20 .21 .22 .23 .24 925.26 .27 .28 .29 .30 ... 4311 »

源码中国 www.ymcn.org