[VHDL编程] create_new_component

说明：sopc 中，新建component。详细介绍了如何根据HDL代码生成黑盒的过程。-SOPC, the new component. Described in detail how the HDL code generation black-box process.
<wangxue> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] 1

说明：根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。-According to the traffic light controller functions and the requirements of the overall circuit is divided into its divider, the signal controller two modules.
<li> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] SimpleBehavioralSRAMModel

说明：HC164用来驱动数码管以及LED指示灯，动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象，在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s)，同时我们需要对四位数据进行扫描，因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50－175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz
<食肉鸟> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] lcd

说明：利用FPGA驱动LCD显示中文字符的VHDL程序-Use of FPGA-driven LCD display Chinese characters of the VHDL program
<朱传雨> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] baweichufaqi

说明：介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。 -Introduced the use of VHDL to achieve eight division, the use of hierarchical design, the divider using VHDL mixed-inp
<佘斌> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] dallas_one-wire

说明：dallas one wire的VHDL实现方式,比较常用的.-dallas one wire to achieve the VHDL approach commonly used.
<陈> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] ahbapb

说明：AMBA2.0标准的AHB2APb桥，代码通过验证-AMBA2.0 standard AHB2APb Bridge, through the verification code
<LIANG> 在 2025-03-17 上传 | 大小：4kb | 下载：2

[VHDL编程] dianziqingVHDL

说明：简易电子琴 基本代码，不完全，希望有人能补充 -Simple flower basic code, not completely, I hope someone can add
<宋滨宏> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] CPLD_Config

说明：用Altera CPLD做为控制器从Flash上读取image文件对Altera FPGA编程-Altera CPLD used as a controller to read image from the Flash on the Altera FPGA programming
<jwq> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdl

说明：
<hehe520> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] szzh

说明：在VHDL程序中,不同类型的对象不能代入,因此要进行类型转换.类型转换的方法有-In the VHDL program, different types of objects can not enter, so to conduct the type of conversion. The type of conversion methods
<庄子不逍遥> 在 2025-03-17 上传 | 大小：4kb | 下载：0

[VHDL编程] newSD

说明：基于Verilog的完整SDRAM控制器时序代码-Based on a complete Verilog timing SDRAM controller code
<云> 在 2025-03-17 上传 | 大小：4kb | 下载：0