[VHDL编程] ADC0809VHDL

说明：是用VHDL语言写的对A/D转换模块的控制程序，希望对大家有帮助。-VHDL language is used on the A/D conversion module control procedures, in the hope that everyone has to help.
<lijainqiu> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] multifunction_clock

说明：此为多功能数字电子钟的vhdl代码，有闹钟、时间可调、计时等功能-This is a multi-function digital electronic clock VHDL code, has an alarm clock, time adjustable, timing and other functions
<naturexu> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] ad_com3

说明：周立功出的smartsopc开发件中模数转换 adc5540模块，自己写的avalonIP核，已经用于工程中-Ligong smartsopc weeks out of the development of cases adc5540 analog-digital conversion module, wrote it myself avalonIP nuclear, has been used for projects
<张敏> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] lcd_com1

说明：青云开发的LCD模块LCM240128ZK3用于ALTERA的FPGA，自己写的AVALON总线IP核，供大家参考-err
<张敏> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] SAP-1

说明：SAP-1的硬體描述語言(使用Verilog語言)-SAP-1 hardware descr iption language (using the Verilog language)
<ray> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] EX

说明：Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are sync
<hugo> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGAdezizhixingSPWMboChengXu

说明：基于FPGA的自治型SPWM波形发生器的设计！正弦脉宽调制（SPWM）技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是PWM技术的关键。大家共同探讨哈！-FPGA based SPWM autonomy-based waveform generator design! Sinusoidal pulse width modulation (SPWM) technology in the v
<小喻> 在 2025-02-06 上传 | 大小：4kb | 下载：1

[VHDL编程] 20051230

说明：电子密码锁程序，密码输入正确之后，锁就打开，如果输入的三次的密码不正确，就锁定按键3秒钟，同时发现报警声-Electronic code lock procedure, enter the correct password, the lock will open, if entered incorrect password three times, on the lock button 3 seconds, also found the
<谭桢> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] SPI_Interface

说明：SPI接口的vhdl代码，可以实现与单片机的spi通信，完整的工程-SPI interface of the VHDL code can be achieved with SCM spi communication, complete works
<wanyou2345> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] Uart_Send

说明：UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.
<wanyou2345> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] jtag_uart_0

说明：jatag在nios环境下的接口代码，可在ISE或quartus下完成调试-Nios jatag environment in the interface code, can be accomplished under the ISE or Quartus debugging
<> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] PCR

说明：本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。-This procedure is in the transport stream during transmission of program the clock to carry out field testing and modification, using Verilog HDL language programming.
<yagebu> 在 2025-02-06 上传 | 大小：4kb | 下载：0