资源列表
[VHDL编程] freqm.verfinal
说明:基于xlinx FPGA的频率计,顶层文件为freqm.v 可以直接仿真或烧写。通过外部选择闸门时间可实现不同量程。闸门时间有1s,0.1s,0.01s,0.001s可选。数码管显示6位数值。最高可测99M的信号输入。-Based on xlinx FPGA frequency meter, top-level file for freqm.v direct simulation or programming. External to<任程辉> 在 2025-02-04 上传 | 大小:3kb | 下载:0
[VHDL编程] Calculator
说明:采用FPGA编写代码,包含了3-8译码器,加法器,减法器,乘法器的功能。-The FPGA write code, including a 3-8 decoder, adder, subtractor, multiplier function.<> 在 2025-02-04 上传 | 大小:3kb | 下载:0
[VHDL编程] reversible-counter
说明:实现在5~12之间计数的可逆计数器,并转储所有变量到VCD文件。-Reversible counter counts between 5 and 12, and dump all the variables to the VCD file。<梦雅> 在 2025-02-04 上传 | 大小:3kb | 下载:0
[VHDL编程] Frame-synchronizer-
说明:原创,帧同步器的Verilog代码,在FPGA上验证实现过,无误。作为通信系统帧传输的仿真,有限状态机同步态和失步态的切换仿真。-Original Verilog code for fr a me synchronization, verify the implementation on the FPGA, and correct. fr a me transmission as the communication system sim<ZLS> 在 2025-02-04 上传 | 大小:3kb | 下载:0
[VHDL编程] LIBRARY-IEEE
说明:底层文件2:h_subber.VHD实现一位半减器 顶层文件:f_subber.VHD实现一位全减器 -The underlying file 2: h_subber.VHD-to achieve a half- Top-level file: f_subber.VHD the realization of a full subtracter<燕子> 在 2025-02-04 上传 | 大小:3kb | 下载:0