[VHDL编程] VGA_Module

说明：基于FPGA 的VGA 显示汉字，在电脑屏幕上显示汉字-Based on the FPGA VGA display Chinese characters
<李> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] mips-simple

说明：Mips veriloge code with its results
<sadegh> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] sms4_enc_engine

说明：SMS4算法加密引擎，Verilog语言-sms4 encryption engine, verilog
<Scott> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC-32

说明：一个关于32位循环冗余校验的verilog代码-A 32-bit cyclic redundancy check on the verilog code
<袁桂毅> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] dpsk_m_fpga

说明：能够进行FPGA实现的DQPSK仿真程序！ -The DQPSK simulation program which can be implemented in FPGA.
<li tony> 在 2025-02-01 上传 | 大小：2kb | 下载：1

[VHDL编程] I2C_9883_60

说明：I2C配置程序，通过状态机将数据写入从机，并实现配置-I2C Configuration program, the state machine
<陈翠莹> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] qiangdaqi

说明：verilog hdl实现的三路抢答器，一个复位键，八个数码管，五个LED灯，晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALT
<李瑞芳> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] SecondDelay

说明：verilog源代码。 秒倒计时Verilog设计（倒计时秒数可设置），可根据系统时钟更改参数。 -verilog source code，to implement the second counter, with the second number as a parameter.
<李海华> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] and2-and-delay

说明：using vhdl design and2 and delay
<Dung> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] 4Verilog-FIFO

说明：FIFO的简单编程，该FIFO的深度为4，宽度为32，其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH
<孙银龙> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] mac_snist

说明：wire less mac layer implementation using vhdl
<suresh> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] gc

说明：光栅尺4倍频. QDC24 4倍频 计数. XOXY 总线读写. FILTER8 输入滤波.-24BIT COUNT
<wk> 在 2025-02-01 上传 | 大小：2kb | 下载：0