资源列表

« 1 2 ... .72 .73 .74 .75 .76 677.78 .79 .80 .81 .82 ... 4311 »

[VHDL编程gcd2

说明:GCD算法的FSM+D实现。即利用有限状态机和数据路径分开-GCD algorithm of the FSM + D realize it is using finite state machine and data path separate
<mockmoon> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程switch_alloc

说明:基于2Dmesh的NOC路由器中交叉开关分配的设计与实现,仿真无误-Based on the NOC router 2Dmesh assigned crossbar design and implementation, simulation and correct
<MRZ> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程dds

说明:dds的verilog实现 调用dds核 已经实验验证-dds 调用dds核
<王艳超> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程E-watch

说明:电子表的设计,包括正常计时模块,LED显示模块,定时报警模块,校时模块,秒表模块。-Electronic form design, including the normal timing module, LED display module, timing alarm module, timing modules, stopwatch modules.
<李炘> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程chengxu

说明:实现用PG12864LCD设计的指针式电子钟-Realize PG12864LCD pointer type design with the electric clock
<朱宏新> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程chengxu

说明:用PG12864LCD设计的指针式电子钟-PG12864LCD design with the pointer type electric clock
<朱宏新> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程FT245RW

说明:用virilog语言在quartusII下实现FPGA与FT245BL芯片通讯-realize the communication between FPGA and FT245BL.
<guoguo> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程three-value

说明:三个数值的交换,输入三个数值,使输出数值不同。-Three values ​ ​ of the exchange, enter the three values​ ​ , the output value of different
<吳信杰> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程p2s_code

说明:并行输入,串行输出模块,输入的位宽在1--16位可变,包括测试平台,自己写的,绝对可用,已经通过modelsim仿真。-Parallel input, serial output module, the input bit-width of 1- 16-bit variable, including the test platform, write your own, absolutely free, Has passed the
<徐帅> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程verilog-1602

说明:程序基于FPGAPG208芯片,使用VERILOG语言编写,实现驱动LCD1602A显示的功能。-Program based on FPGAPG208 chip, using VERILOG language, to achieve drive LCD1602A display functions.
<王远达> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程fulladder

说明: 由数字电路知识可知,一位全加器可由两个一位半加器与一个或门构成,其原理图如图1所示。该设计利用层次结构描述法,首先设计半加器电路,将其打包为半加器模块;然后在顶层调用半加器模块组成全加器电路;最后将全加器电路编译下载到实验箱,其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入,并将输入的信号连接到红色LED管LEDR0,LEDR1,LEDR2上便于观察,sum,cout信号采用绿色发光二极管LEDG0,LED
<qingguozhi> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程audio_codec_controller

说明:WM8731CODEC, verilog audio codec controller wolfson wm8731 codec control design with vhdl WM8731 wolfson wm8731 audio codec vhdl-WM8731CODEC, verilog audio codec controller wolfson wm8731 codec control design with vhdl
<aslah> 在 2025-02-01 上传 | 大小:2kb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 677.78 .79 .80 .81 .82 ... 4311 »

源码中国 www.ymcn.org