[VHDL编程] 3310

说明：nokia 3310 lcd #include "3310.h" //global variable for remembering where to start writing the next text string on 3310 LCD unsigned char char_start /*----------------------------------------------------
<hadi> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] The-way-of-divide-and-hex

说明：这个文件中介绍了分频和各种进制编写的几种方法，VHDL语言，-This file is described in several sub-frequency and a variety of hex write the VHDL language,
<朱振军> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] aFIFO

说明：异步fifo代码。包含GrayCounter计数的算法代码-Asynchronous fifo code， contains GrayCounter counting code
<王永> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] stepmoto_pwm_test

说明：笙泉单机2路PWM控制步进电机，步进电机细分-Megawin single 2 way PWM control of stepper motor, stepper motor subdivision
<lzq> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Desktop

说明：mulitiplexer with 2 inputs and one output
<pradeep> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] v91SysGen

说明：audio program in spartan6 FPGA
<mapeng> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] bus_multiplex_6to1_upld

说明：利用vertex5 FPGA内部DSP48E做高速六通道数据总线切换Verilog-bus switching using DSP48E in Vertex-5
<陶龙远> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] complex_fixed_mulacc_upld

说明：使用DSP48E进行连续8数据乘累加的Verilog代码，通过DSP48E模式的控制减少所需DSP48E的个数-verilog hdl for consecutive 8 data input multi-accumulation
<陶龙远> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232

说明：the vhdl driver:uart communication:rs232(EIA):baud:9600kbps
<guobc> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] BARREL_SHIFTER

说明：IMPLEMENTATION OF 32 BIT BARREL SHIFTER IN VHDL
<Vinod R M> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：设计一个16×16位的流水线乘法器。 乘法器部分采用16×16进位保留（Carry-save）阵列构成。 最后一行部分积产生单元要求采用超前进位构成。 -Design of a 16 x 16 pipelined multiplier. Multiplier by 16 x 16 carry save array ( Carry-save ). The last line of the partial prod
<raul> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ALU

说明：一个芯片内ALU的vhdl程序简单描述。-The VHDL discr iption of a chip
<姚江超> 在 2025-02-01 上传 | 大小：2kb | 下载：0