[VHDL编程] accumulator

说明：实现累加器的verilog源码，广泛应用在通信电路设计中-The realization of accumulator Verilog source, widely used in communication circuit design
<文明> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] AD5624

说明：ADI公司串行DA芯片AD5624的VHDL源码，实际工程应用成功、-ADI Corporation serial DA of the AD5624 chip VHDL source code, the actual engineering application success
<> 在 2024-12-25 上传 | 大小：1kb | 下载：1

[VHDL编程] ledmove

说明：verilog实践 11wolf 3.22 跑马灯,一秒钟移位一次-Marquee 11wolf 3.22 Verilog practice, once a second shift
<张建中> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC549

说明：verilog TLC549AD采样程序 ，速度200K，在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
<张建中> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：序列信号的发生器 希望可以对大家有用处-Sequence signal generator for all of us hope that we can be useful
<姜慧> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] husw

说明：用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真-Language Design with VHDL Viterbi decoder is the VHDL source code with ModelSim XE III 6.3c software simulation
<hsw0320> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] cla4

说明：verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位-verilog code4-bit carry look-ahead adderoutput [3:0
<沙嗲> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] song

说明：音乐，梁祝，其中应用VHDL编写的全过程梁祝。-Music, Butterfly Lovers, in which the application of VHDL to prepare the whole process of Butterfly Lovers.
<1> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] adder4

说明：是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下-Is written in Verilog adder and counter inside a test file (testbench), for beginners this can be used to reference the next
<olive> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] shukongfenpinqi

说明：
<dufsih> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] PCM1770

说明：24位AD PCM1770的VHDL控制模块，经实践检验可用-24 AD PCM1770 the VHDL control module can be used by the practice
<david> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fir5k

说明：通带为4500到5500的带通fir的VHDL程序，经实践检验可用-Passband for the 4500-5500 bandpass fir of VHDL procedures, can be used by the practice
<david> 在 2024-12-25 上传 | 大小：1kb | 下载：0