[VHDL编程] GOODRLS

说明：RLS 算法，很方便的，新手看看，对你应该有帮助。-RLS
<张艺林> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] code

说明：included verilog and vhdl source files
<suga> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] UART

说明：VHDL语言写的串口发送、接收程序，根据晶振和相应的波特率修改分频器就可以实现！-Written in VHDL serial send, receive, process, according to crystal and the corresponding baud rate divider changes can be achieved!
<康丙寅> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] fft

说明：用Verilog语言实现 fpga 上的 fft功能-The fft function to achieve fpga
<linux> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] rxd_txd

说明：fpga programming language with dhdl
<serdar> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] 10bit_Booth_algorithm

说明：10位加法器，booth算法对学习computer architecture有帮助-10-bit adder, booth algorithm is useful for learning computer architecture
<lai> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] booth4

说明：4位的booth算法加法器，对计算机组成原理的学习有帮助，verilog语言编写-4-bit adder booth algorithm, the learning of computer organization help, verilog language
<lai> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD_SCREEN

说明：利用了状态机的53种状态太分别描述LCD显示频的初始化、显示字符串“OK!”的时序图中的详细过程-Use of 53 states of state machine LCD display is too describe the frequency initialized, the string " OK!" The timing diagram of the detailed process
<wulei> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] freqconv

说明：In digital signal processing, a digital down-converter (DDC) converts a digitized real signal centered at an intermediate frequency (IF) to a basebanded complex signal centered at zero frequency. In addition to downconve
<hyunjun.ahn> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C/IIC 总线接口驱动，在Altera和Xilinx的FPGA上跑过，Verilog编写，Craftor原创。V1.1。代码中还包含了24C02的读写测试程序，可直接用。-I2C/IIC Bus Driver, written in Verilog, v1.1. By Craftor
<Craftor> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] dpram

说明：
<王玉强> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：一个verlog hdl 从入门到强化的精通教程-A verlog hdl from entry to the strengthening of the master tutorial
<黄静月> 在 2025-02-05 上传 | 大小：2kb | 下载：0