资源列表
[VHDL编程] c3
说明:在FPGA实现的加法器实现的Veilog代码,应用软件为赛林思公司的ISE9.1-adder Veilog<zhuyinchen> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] MAC_4_CSA
说明:MAC-4bit verilog source code with CSA style<bulbul1225> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] IP_adder-8bit
说明:IP core of adder,8-bit width, three design concerpts with different effect.-IP core of adder ,8-bit width, three design concerpts with different effect.<bulbul1225> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] count_free
说明:本程序是实现在用电话卡打电话时进行自动计费的功能,包括检测通话的种类,时间和余额检测等多项功能,此代码用veriloghdl编写已经调试通过编译。-Implementation of this procedure is used when the phone card to call the function of automatic billing, including the detection of the types of ca<dengzhaoyun> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] Boothmultiplier
说明:布斯乘法器的语言描述功能违反外 暗暗达到-Booth multiplier described in the language<毛进> 在 2025-01-24 上传 | 大小:2kb | 下载:0