[VHDL编程] FIFO

说明：verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作-Verilog development FIFO, after verification, a complete version of the test procedure, classic
<屠宁杰> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] LCDTest

说明：用VHDL控制LCD1602的源程序，在实际电路中测试通过。-LCD1602 use VHDL to control the source, in the actual circuit in the test.
<尹邦坤> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] alu

说明：16位RISC CPU的ALU，使用VHDL编写-16-bit RISC CPU
<李斌> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] shouhuoji.vhd

说明：自动售货机程序-Vending machine procedures
<zhangfeng> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] i2c_S

说明：I2C Slave module The module contains N accessable Registers when in read Process, all Registers are read at a time when in write Process, only the addressed register are Writeable.
<李全> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM

说明：Core_PWM,verilog语言编写，可用于电机驱动-Core_PWM, verilog language, can be used for motor drive
<zhan> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] temperature

说明：基于VHDL控制的DS18B20温度测量程序，精确到小数点后两位，在实验板上通过；-VHDL-based control procedures DS18B20 temperature measurement, accurate to two decimal places, the board adopted in the experiment
<liao> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] minusself23to0

说明：verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态-Verilog descr iption 23:59:59-00:00:00 sinc
<申刚> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] my_lift

说明：电梯控制，包括楼层按键相应，显示上下状态。-Elevator control, including the floors of the corresponding button to show the whole state.
<白杨> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] veriloghdl

说明：verilog，hdl的循环冗余码的编码解码器，里面有三个文档。-verilog, hdl cycle redundancy code codecs, there are three documents.
<萍果> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] freqdivfinal

说明：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制-Achieved using VHDL divider can produce any of the sub-master clock frequency, thereby achieving different frequency pwm control
<> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] count_top

说明：vhdl中定时应用,详细介绍了有时定时的编写-VHDL timing of application, detailed information on the preparation of regular and sometimes
<曾工> 在 2025-01-23 上传 | 大小：2kb | 下载：0