资源列表
[VHDL编程] [verilog]dcfifo_256x32
说明：Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y-This is self-defined Dual-Clock FIFO, using logic lut resources.<ylwang> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] axi_master
说明：DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。-DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.<陈剑冰> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] spi_master
说明：SPI 控制接口，可支持传输位数的动态配置。-SPI standard controller interface，can support configure dynamically.<陈剑冰> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] crc_unit_16
说明：用verilog语言实现CRC16校验，已通过仿真验证。-Use verilog language implementation CRC16 calibration, was validated by simulation<冷月生> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] fengmingqi
说明：fpga单片机上蜂鸣器通过按键控制发出声音-The buzzer on the fpga makes sound through keystrokes<huangliang> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] hello
说明：fpga单片机入门第一步通过按键点亮第一个小灯-The fpga single-chip machine enters the first step by pressing the key to light the first light<huangliang> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] ledbuff
说明：fpga单片机通过数码管实现1S自加功能，时间通过计数器实现-The fpga single chip machine implements the 1S self-addition function through the digital tube, and the time is achieved through the counter<huangliang> 在 2025-02-02 上传 | 大小：1kb | 下载：0
[VHDL编程] led_display
说明：用硬件描述语言verilog hdl来描述led等的显示。-led display<hdwahfi> 在 2025-02-02 上传 | 大小：1kb | 下载：0