说明:60-24 模拟时钟分钟小时计数器。 分钟为60标号的计数器从0-1-2-……58-59 循环往复,完成1个分循环,小时循环计数器加1;小时采用24小时制。-60-24 simulator of a clock, 60 is for minutes, starts 0 increased by 1,and cycle period is 60 once a cycle is finished, the 24 adding-type counter will increase by1 and <tomassam> 在 上传
| 大小:1kb | 下载:0
说明:对于fpga的时钟分频,编程方法,简单易懂,赠给各位学习fpga的同志们-For fpga clock frequency division, programming method, and easy to understand, to your learning fpga comrades
<fanbin> 在 上传
| 大小:1kb | 下载:0
说明:自动售货机程序,以Verilog三段式描述方法描述有限状态机FSM,编译及输出正常-Vending machine program, describe the method described in Verilog three-finite state machine FSM, compile and output normal <Tom xue> 在 上传
| 大小:1kb | 下载:0
说明:基于FPGA的串口发送程序,用VHDL语言编写,采用状态机的方法,可用串口调试软件进行测试-FPGA-based serial port procedures, using VHDL language, using the state machine approach can be used to test serial debugging software <yyc> 在 上传
| 大小:1kb | 下载:0
说明:使用VerilogHDL语言加上IP核产生PWM调制波,占空比和频率可调。-The PWM modulation wave, duty cycle and frequency can be adjusted by using VerilogHDL language and IP kernel.. <gml> 在 上传
| 大小:1kb | 下载:0