[VHDL编程] KEYS

说明：在ISE环境下按键子程序完成多个独立按键的控制-The ISE environment keys subroutines multiple independent control keys
<邹俊> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_ReversibleCounter

说明：可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
<杨联开> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：用Verilog写的CORDIC算法程序，经验证完全能实现-Using Verilog to write CORDIC algorithm, proven it can achieve the
<conley> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] saomiao

说明：基于vhdl语言的数码管动态扫描显示程序代码，同时加有数码管闪烁，超欠量程的led灯显示报警附加动能-Vhdl language-based digital control of dynamic scanning display program code, while adding a digital tube flashes, over and under range of led lights display alarm addit
<郭悦> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：位数可以任意修改的除法器，本人亲自测试，可以使用，效率和使用资源都是很少的-its a very good divider based on Verilog HDL
<陈成> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL语言和CPLD开发板的，分频电路电路的开发。-Based on VHDL and CPLD development board, divider circuit circuit development.
<李伟> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] detseq

说明：verilog 序列检测器实例，检查输入数据中某一种序列是否出现-verilog sequence detector instance, check the input data, whether there is a particular sequence
<王海明> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] 16b_bcd20

说明：十六位的二进制转为二十位的BCD码，传给大家供大家分享-Sixteen twenty binary into BCD code, passed to everyone for sharing
<魏伟东> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] clkdiv

说明：Verilog UART分频时钟 产生9600波特率-Verilog UART baud rate divided clock generated 9600
<Lmx> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：UART 发送端程序 verilog语言编写 9600波特率-UART transmit side program verilog language 9600 baud
<Lmx> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] uartrx

说明：FPGA的verilog uart 接收端程序。非常实用-The FPGA verilog uart receiving end procedures. Very practical
<Lmx> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-description-

说明：2选1多路选择器的VHDL描述四种方法.txt 对于实现同一功能的电路，有不同的描述方法；另一方面，对于既定的电路功能，对应的电路结构不是唯一的，可以对应不同的电路结构，取决于综合器的基本元件库的来源、优化方向和约束的选择。- 2choose 1 multichannel selector VHDL descr iption of four kinds of methods. TXT To realize the same f
<happy> 在 2024-11-21 上传 | 大小：1kb | 下载：0