[VHDL编程] JM86

说明：3－8 VHDL 译码器 请-3-8 VHDL decoder, please
<庞志勇> 在 2024-11-13 上传 | 大小：9.64mb | 下载：0

[VHDL编程] pll

说明：收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.-Collection of digital phase-locked loop design articles related articles. Mainly VHDL design languages.
<gk> 在 2024-11-13 上传 | 大小：9.61mb | 下载：0

[VHDL编程] jtag

说明：verilog jtag源码及原理，还有debug模块。边界扫描等-verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.
<jack> 在 2024-11-13 上传 | 大小：9.58mb | 下载：1

[VHDL编程] myled

说明：基于NIOSII的led驱动程序，包含FPGA的硬件设计部分和软件设计部分-Based NIOSII' s led driver, the hardware design part contains the FPGA and software design
<王程刚> 在 2024-11-13 上传 | 大小：9.58mb | 下载：0

[VHDL编程] remotecontrol

说明：this source code written in vhdl to detect sony remote control bit sequence.-this is source code written in vhdl to detect sony remote control bit sequence.
<Harshit B J> 在 2024-11-13 上传 | 大小：9.58mb | 下载：0

[VHDL编程] cordic_IP_EP1C

说明：verilog编写的调用cordicIP核实现sin信号的完整工程-call cordicIP sin signal to achieve complete nuclear engineering verilog prepared
<zhangfu> 在 2024-11-13 上传 | 大小：9.62mb | 下载：0

[VHDL编程] ram_test

说明：NIOS实现RAM-test,新做好一块带SRAM的FPGA板子，学习NIOS，必定可以用到的测试SRAM的代码。-NIOS achieve RAM-test, a new well with SRAM FPGA board, the learning NIOS, must be used to test SRAM code.
<jackzhang> 在 2024-11-13 上传 | 大小：9.58mb | 下载：0

[VHDL编程] DE2_SD_Card_Audio(quartus-9.0)

说明：本代码为Altera DE2开发板例程源码（EP2C35F672C6)，quartus II 9.0以上版本均可编译（随板光盘为quartus II 7.2版在9.0以上版本上编译会报错）。本工程实现SD的音频播放器，即通过FPGA控制SD卡，读取SD的音频文件，通过WM8731进行播放。-In this demonstration we show how to implement an SD Card Music Player on
<chenxin> 在 2024-11-13 上传 | 大小：9.61mb | 下载：0

[VHDL编程] embed_xilinx

说明：使用xilinx的SDK12.1测试的基于3e开发板的测试程序，目的是熟悉整套流程！-xilinx sdk 3e
<黄海岸> 在 2024-11-13 上传 | 大小：9.58mb | 下载：0

[VHDL编程] 13_flash_test

说明：基于CycloneIV的SPI Flash驱动程序，采用VerilogHDL硬件语言编写，经测试正常.-SPI Flash driver program,use Verilog HDL,successfully tested.
<zhanghc> 在 2024-11-13 上传 | 大小：9.59mb | 下载：0

[VHDL编程] design-IR-Verilog

说明：IR传感器使用Verilog语言编程，平台实在FPGA Cycle 4上实现(IR sensor using Verilog programming language, the platform is really FPGA Cycle 4 implementation)
<神通广大 > 在 2024-11-13 上传 | 大小：9.6mb | 下载：0

[VHDL编程] CRC_16

说明：采用算法为：X^16+X^12+X^5 仿真验证通过，非常好用，大家可以用一下试试看(The algorithm is: X^16+X^12+X^5 The simulation verification passed, very good, you can use it to try it.)
<夏日的焰火> 在 2024-11-13 上传 | 大小：9.64mb | 下载：0