[VHDL编程] 8051

说明：8051的vhdl源代码，主要针对初学者-8051 VHDL source code, mainly for beginners
<jerry> 在 2025-01-11 上传 | 大小：9.72mb | 下载：0

[VHDL编程] 8bitadder10.3.6

说明：8bit加法程序,应用VHDL语言编写，可用于FPGA开发用-8bitadder
<郝金> 在 2025-01-11 上传 | 大小：9.78mb | 下载：0

[VHDL编程] top

说明：PLD大赛 扫频仪的verilog源码，实现了数字鉴幅鉴相功能，很有参考价值-PLD Series Sweep of the verilog source code, to achieve the digital Kam amplitude phase function, a good reference
<刘耀> 在 2025-01-11 上传 | 大小：9.83mb | 下载：0

[VHDL编程] ASIC_VHDL_FPGA_design_lectureNotes

说明：这是美国普渡大学（Purdue University West Lafayette)ASIC design 的课件完整版！带事例和讲解的非常好的VHDL学习材料！含有vhdl 基础知识，设计步骤，UART, RTL,Test Bench 以及测试和调试，DEBUG等各种VHDL设计者必学知识！-This is Purdue University (USA) ECE 337 ASIC design class lecture notes!
<zhou> 在 2025-01-11 上传 | 大小：9.85mb | 下载：0

[VHDL编程] Digital_VLSI_Design

说明：数字式与 Verilog_A 课本的VLSI设计从硅谷技术学院-Digital VLSI Design with Verilog_A Textbook from Silicon Valley Technical Institute 1402084455.rar
<黃文> 在 2025-01-11 上传 | 大小：9.82mb | 下载：0

[VHDL编程] VHDL

说明：An active methodology for teaching electronic systems design
<刘洋> 在 2025-01-11 上传 | 大小：9.74mb | 下载：0

[VHDL编程] SOPC

说明：简单介绍了SOPC系统的建立。代码和解释详细，已通过验收。TI公司的FPGA-simply introduce the building of SOPC control system.
<candor zhang> 在 2025-01-11 上传 | 大小：9.75mb | 下载：0

[VHDL编程] digital-colok

说明：用quartusII编写的vhdl代码，在板子上输出的显示就是数字钟，也可以重置、设置时间。-With written in VHDL quartusII code, the output is the digital clock is displayed on the board, you can also reset, and the time.
<> 在 2025-01-11 上传 | 大小：9.87mb | 下载：0

[VHDL编程] fpga

说明：FPGA控制DS18B20温度测量及显示,温度范围-20℃至100℃，精度0.1℃。数据刷新周期小于1秒。产生警报 -FPGA control DS18B20 temperature measurement and display
<> 在 2025-01-11 上传 | 大小：9.84mb | 下载：0

[VHDL编程] multifuctional-digital-clock

说明：多功能数字钟，万年历，可显示时间，年月日，闹钟，功能十分强大，在DE0上通过-Multifunction digital clock, calendar, you can display the time, date, alarm clock, is very powerful in the DE0 by
<张宏广> 在 2025-01-11 上传 | 大小：9.83mb | 下载：0

[VHDL编程] uart_rx_tx_ok

说明：用于串口的接收和发送，不含校验位，直接将串口接受的数据进行发送，实现多字节发送和接收-It means for receiving and transmitting, excluding parity bit serial port, the serial data received directly transmitted, multi-byte transmission and reception
<卢文建> 在 2025-01-11 上传 | 大小：9.87mb | 下载：0

[VHDL编程] sobel

说明：由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA
<丶大娱乐家> 在 2025-01-11 上传 | 大小：9.75mb | 下载：0