资源列表
[VHDL编程] FPGA-CPLD_DesignTool(8-9-10)
说明:FPGA-CPLD_DesignTool(8-9-10)源代码请需要的朋友下载-FPGA-CPLD_DesignTool (8-9-10) requested the source code to their peers in need Friends Download<磊> 在 2024-10-08 上传 | 大小:9676800 | 下载:0
[VHDL编程] led_3_test
说明:本源码实现了基于FPGA的3寸OLED的驱动,并能在屏上实现条纹显示和棋盘格显示。所使用开发板是CYCLONE 3,上传源码是整个工程,里面有源程序文件-The source implementation of FPGA-based 3-inch OLED driver, and can be implemented on-screen display and stripes checkerboard display. Developm<zhao> 在 2024-10-08 上传 | 大小:9710592 | 下载:0
[VHDL编程] spimasterslaveceshi2
说明:串口主机和从机进行正常通信的FPGA实现,编译已通过。-Master and slave serial communication on FPGA normal, compiled has passed.<薛辉> 在 2024-10-08 上传 | 大小:9705472 | 下载:0
[VHDL编程] Hua-wei-FPGA
说明:华为FPGA设计全套,我导师做课题时候给我的。-Huawei complete FPGA design, when I do the subject mentor to me.<dashan> 在 2024-10-08 上传 | 大小:9699328 | 下载:0
[VHDL编程] Digital_Design_of_Signal_Processing_Systems-_Dr_S
说明:digital system design<amina> 在 2024-10-08 上传 | 大小:9649152 | 下载:0
[VHDL编程] VHDL_RAM_FIFO_ROM
说明:VHDL代码实现FIFO从ROM中读取数据然后传输到RAM中-VHDL code for FIFO read data ROM to RAM and then transfer<胡小军> 在 2024-10-08 上传 | 大小:9634816 | 下载:0
[VHDL编程] CIC_filter
说明:抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M,采样率是2.5M,采用CIC滤波器进行升采样率处理。 注释:升采样率或者降采样率不会改变原始信号的中心频率,但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is<曾锦> 在 2024-10-08 上传 | 大小:9699328 | 下载:0
[VHDL编程] MT9P031_CONFIG
说明:自己做的智能相机,CMOS的配置功能,是经过验证的,可以使用.(The smart camera that you do, the configuration function of CMOS)<fasdfsda> 在 2024-10-08 上传 | 大小:9646080 | 下载:0
[VHDL编程] S03_基于ZYNQ的DMA与VDMA的应用开发
说明:VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)<kernelstory> 在 2024-10-08 上传 | 大小:9689088 | 下载:0