资源列表
[VHDL编程] Advanced.FPGA.Design-Steve.Kilts.pdf
说明:Advanced FPGA design textbook - Steve Kilts Wiley Publications<raider> 在 2025-01-15 上传 | 大小:5.54mb | 下载:2
[VHDL编程] Verilog_HDLtiming-.
说明:Verilog_HDL_那些事儿_时序篇 。详细介绍了Verilog HDL的时序分析和设计-Verilog_HDL_ thing _ that the timing articles. Details of the Verilog HDL timing analysis and design<lvyunpeng> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0
[VHDL编程] Verilog_HDL_time
说明:VHDL入门学习资料,时序相关的例子介绍-VHDL learning data<张兴泉> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0
[VHDL编程] DE2-VGA-LED
说明:verilog HDL 语言编写的,FPGA的数码管和VGA的显示。调用时不必修改源码,只需引脚映射对就可以-verilog HDL language, FPGA digital and VGA display. Call without having to modify source code, you can just pin on the map<> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0
[VHDL编程] VHDL-programming-and-simulation
说明:EDA中FPGA 设计的四种常用思想与技巧实例 -The FPGA design four common ideas and skills<xiaoyu> 在 2025-01-15 上传 | 大小:5.54mb | 下载:0
[VHDL编程] FPGA-code--about-a-bookk
说明:这是FPGA嵌入式项目开发一书的实例代码 对于FPGA初学者来说,一定的参考价值-it is code about FPGA, it is valuable for green hand!<zhangxiaoqiang> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0
[VHDL编程] Verilog-HDL3
说明:VERILOG时序篇,简述了verilog设计过程中时序的相关知识。-VERILOG precursor, this paper expounds the relevant knowledge of VERILOG design process sequence.<李浩> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0
[VHDL编程] SATA_Procotol_Summary
说明:SATA存储技术介绍文档,含协议及应用说明-SATA Technology<wang> 在 2025-01-15 上传 | 大小:5.51mb | 下载:0
[VHDL编程] down_up_dds
说明:在Vivado下完成AD输入到下变频的功能,频率可配置,通用化设计。(The function of AD input to down conversion is completed under Vivado, and the frequency is configurable and universal design.)<Park_sc> 在 2025-01-15 上传 | 大小:5.53mb | 下载:0