[VHDL编程] m-xulie

说明：频率可步进M序列发生器 从10K 到100K ,步进为10K VERILOG编写-M-sequence generator frequency step from 10K to 100K, the preparation step for the 10K VERILOG
<王新> 在 2024-10-10 上传 | 大小：5739520 | 下载：0

[VHDL编程] RTThread_uart1

说明：RTSTREAD实现功能: 利用通用定时器实现定时加一-RTSTREAD functions: the use of general-purpose timers to achieve timing plus a
<acq> 在 2024-10-10 上传 | 大小：5738496 | 下载：0

[VHDL编程] 8051_latest

说明：this project is regarding 8051 microcontroller development in VHDL language using xilinx tool for synthesis of code-this project is regarding 8051 microcontroller development in VHDL language using xilinx tool for synthe
<gurhans> 在 2024-10-10 上传 | 大小：5737472 | 下载：0

[VHDL编程] sourcecode

说明：《FPGA嵌入式项目开发三位一体实战精讲》一书的程序代码-The FPGA embedded project development trinity combat succinctly book code
<Ge Maolin> 在 2024-10-10 上传 | 大小：5740544 | 下载：0

[VHDL编程] cordic3

说明：利用cordic计算三角函数的verilog程序和modelsim仿真-To use cordic calculated trigonometric verilog program and simulation
<pan080215> 在 2024-10-10 上传 | 大小：5731328 | 下载：0

[VHDL编程] Lee-Sa-Ru-graphics-implementation

说明：FPGA 用virlog语言实现李萨茹图形的变化，包括调相，调频等功能。-FPGA using virlog language Lissajous Ru graphic changes, including phase modulation, frequency modulation.
<Aisa> 在 2024-10-10 上传 | 大小：5747712 | 下载：0

[VHDL编程] piplelinecpu

说明：流水线CPU，实现MIPS简单指令的运行，在XLINX实验板上运行-Pipelined CPU, MIPS simple instructions to achieve the operation, run in XLINX experimental board
<谢志鹏> 在 2024-10-10 上传 | 大小：5738496 | 下载：0

[VHDL编程] clockprj

说明：vhdl实现的万年历代码，年月日 星期 闹钟功能、-vhdl to calendar code, date week alarm clock function,
<钟晓辉> 在 2024-10-10 上传 | 大小：5741568 | 下载：0

[VHDL编程] caiji_tij

说明：nios2 example study useful nios2 example study useful nios2 example study useful-nios2 example study useful nios2 example study usefulnios2 example study usefulnios2 example study useful
<cailiangdi> 在 2024-10-10 上传 | 大小：5737472 | 下载：0

[VHDL编程] FPGA-Read-or-Write-CF

说明：利用ALTERA FPGA实现对CF的读写操作-Using ALTERA FPGA implementation of CF, speaking, reading and writing operations
<何俊> 在 2024-10-10 上传 | 大小：5736448 | 下载：0

[VHDL编程] FPGA_number_display

说明：FPGA控制4个7段数码管动态显示，可以为FPGA其他实验做校验中间结果使用-FPGA control 4 LED segment displays to dynamic display, can be used for FPGA other experiments to do check the results of the middle
<毕先生> 在 2024-10-10 上传 | 大小：5741568 | 下载：0

[VHDL编程] dds

说明：dds算法，调用xilinx IP ，ise(DDS algorithm, call Xilinx IP, ISE)
<阿士大夫> 在 2024-10-10 上传 | 大小：5728256 | 下载：0